基于FPGA图像采集系统的硬件电路设计

为实现图像数据的采集与显示,利用Xilinx提供的MIG_example_designIP核,结合Verilog HDL语言,设计了一种以Spartan 6系列现场可编程门阵列(FPGA)为核心的实时图像采集系统硬件电路。由CMOS OV7670图像传感器进行系统图像采集,利用乒乓操作将图像数据写入DDR3 SDRAM中,经过缓存后将图像输送给上位机由VGA进行实时显示。使用ISE Design 14.7对系统的整个过程和各个模块进行设计。基于Modelsim进行仿真测试,证明该系统满足设计要求。该设计灵活性高、可移植性强,且能够进行实时显示,有助于对图像的预处理,尤其是图像分析和目标识别的优化,为进一步开发更复杂的图像算法提供借鉴。     

高速图像采集系统的研究及FPGA实现

针对图像采集速度慢和图像品质低等问题,设计并实现了一种基于NiosⅡ双核的高速图像采集系统。该系统利用现场可编程门阵列(FPGA)对图像传感器进行控制,并通过乒乓操作原理对图像进行采集。然后采用面积换速度的原则进行图像处理,在图像处理过程中采用 BP网络图像压缩的算法保存并传输给上位机。对采集数据进行仿真表明:与传统图像采集方法相比较,该系统的图像采集速度和图像采集质量都得到了极大的提高。     

基于微型机器人的图像采集和传输系统

介绍了一种应用于微型机器人的视觉采集和传输系统,详细介绍系统硬件模块,以及各模块之间的接口设计,驱动原理,程序算法.该系统采用CMOS图像传感芯片进行图像采集,在ARM芯片外部总线上扩展USB模块,上位机方面通过编程完成接收USB接口数据和显示动态图像的功能.该系统具有体积小,功耗低,传输速率较高,可应用到微型机器人视觉系统以及微装配系统中,通过实验验证上位机能实时显示所接收的图像,实现了预期的图像传输功能.     

基于FPGA的实时双目图像采集与预处理系统设计

针对目前智能交通监控系统中动态目标数据量大、噪声干扰多、实时性要求高等问题,设计了基于FPGA的实时双目图像采集与预处理系统。利用FPGA的并行特性和流水线技术,实时采集双通道图像数据,且通过DDR3 SDRAM缓存,再将其用拼接方式输出显示;采用像素排序流水线操作,实现了基于FPGA的并行中值滤波算法,提高了算法处理速度。试验结果表明,所设计的双目图像采集与预处理系统能够实现图像的实时采集与显示,并能快速地进行图像降噪处理。     

基于以太网的加速度传感器数据采集传输系统设计

设计了一种可实现对实时数据进行采集、传输、存储以及数据显示与处理功能的测试系统.硬件采用的是FPGA的控制单元,通过AD芯片转换和以太网模块将数据传输给计算机,利用MFC制作的上位机软件进行数据分析、采集和存储.上位机通过协议对下位机FPGA系统进行控制.测试结果表明:该系统对MEMS加速度传感器的数据能精确地显示、采集.     

基于PCIe总线的显微镜图像采集系统设计

为了实现实时快速传输高分辨率图像,设计了x4通道的PCI Express图像采集系统,应用于显微镜自动对焦成像模块的大数据量传输。采用了Altera公司型号为EP4CGX30CF23C8的FPGA,该芯片内部集成支持链式DMA传输功能的PCIE硬核。利用Jungo公司的Windriver软件实现了链式DMA的上层应用设计。经测试与验证,该系统能很好地完成成像模块图像数据的实时采集并稳定快速地传送到上位机,无掉帧现象,性能稳定。系统适用于显微镜自动对焦的高分辨率图像模块数据采集。     

基于FPGA的高速图像采集存储系统设计

该系统以FPGA为逻辑控制单元,充分利用模块化结构设计、乒乓无缝缓存和Twoplane页编程FLASH的存储技术,利用视频解码芯片对高速CCD相机采集的图像信息进行解码,实现了高速图像数据的采集存储,保证了数据在采集、传输和存储过程中的可靠性和实时性.通过USB2.0接口将存储的数据上传到地面计算机,利用上位机软件可以清晰看到拍摄的物体.结果表明:该系统能准确采集存储高速图像数据,具有较好的可行性和实用性.     

一种基于FPGA和PCI总线的天文图像实时采集与处理系统的设计

提出了一种基于FPGA和PCI总线的天文图像实时采集与处理系统设计;其包括硬件结构、FPGA数据获取和传输逻辑.该系统能够在FPGA中实现对最高峰值是660 MB/s,均值为200 MB/s,帧速率是2500 帧/s的高速CMOS相机天文图像数据的实时采集和处理,并由桥接芯片PCI9656通过PCI总线传输给PC机进行进一步处理.     

基于FPGA的线阵CCD实时图像采集系统

设计了一种基于现场可编程逻辑器件的线阵CCD实时图像采集系统。系统采用线阵CCD TCD2252D作为图像传感器,使用CCD专用信号处理芯片AD9826对CCD信号去噪并实现高速A/D转换,同时用USB接口芯片完成CCD数据的传输,最后在上位机显示采集的图像数据。整个系统由基于Verilog的CCD驱动模块、CCD输出信号处理模块、双口RAM缓存模块、USB接口控制模块等组成,结合上位机模块实现对CCD输出图像的准确采集、显示和保存。实验结果表明,该系统能实时采集和显示图像信息,USB传输速度可达28 MB/s,系统实时性好。     

基于CPCI的高速图像采集卡的实现

设计了一款基于CPCI的图像采集卡.利用PCI9054接口芯片来完成采集卡与上位机的通信,通过引入FPGA逻辑可编程模块简化了数字逻辑电路设计,并实现了图像格式的编程转换;通过引入FIFO,满足了大量图像的实时采集要求.经过调试证明,本板卡实现了高流量,高速度的图像数据的连续采集传输.而且还可以针对不同的图像格式以及不同的传输方式对数据采集进行调整.实验结果表明,此板卡不仅能很好的完成大多图像采集卡完成的功能,而且其操作的简便性以及功能的灵活性使它具有更好的实用价值.     

基于Δ-Σ技术和FPGA的数据采集系统

为了改善传统数据采集系统运算能力差、分辨率低、可靠性低等缺点,结合Δ-Σ技术和FPGA,设计了一种多通道、高分辨率、宽动态范围的新型数据采集系统。提出了一种由Δ-ΣA/D转换芯片、高性能FPGA和DSP组成的数据采集系统方案及其硬件电路实现方法。系统利用A/D器件对信号进行滤波、放大、差分转换和模数转换,利用FPGA设计内部模块和时钟信号进行电路控制及实现数据缓存、数据传递等功能,由高速DSP芯片核心控制,对采样数据进行实时处理。系统能实现24位高分辨率、宽动态范围的信号数据采集与高速实时处理,可用于电压、电流、温度等参量的采集系统中。     

多运动目标实时提取系统设计与实现

针对弹道测量环境中大视场、大数据量、高速传输复杂的图像中多运动目标提取算法,设计了基于双DSP+FPGA的实时图像处理系统.提出了一种结合背景自适应更新与基于窗口的目标提取算法,通过背景自适应更新算法得到目标运动区域,再运用基于窗口的目标提取算法实时提取多运动目标的信息.实验证明,系统能准确实时地提取目标信息,满足弹道...     

基于FPGA的静态实时光谱采集与处理系统

为了实时获取静态迈克尔逊干涉仪得到的光谱信息,设计了基于FPGA的实时光谱采集分析系统。在Xilinx FPGA芯片上实现了干涉条纹到光谱数据的实时处理。在算法处理过程中,实现了干涉条纹滤波去噪、快速傅里叶变换、相位标定、光谱数据传输等模块化功能。实验结果显示,系统可以高速采集并实时处理光谱数据。     

基于Blackfin533的便携式QR code识别系统

一种基于 Blackfin533 DSP 的便携式 QR code 识别终端系统的设计方案。系统以 Black-fin533DSP 为核心处理单元,通过 COMS 图像传感器采集 QR code 条码图像信息,借助 DSP 的高速运算性能,对采集到的 QR code 图像信息进行图像预处理和 QR code 算法识别,然后通过 TFT LCD 实时显示识别结果,最后再运用 Zigbee 节点无线传输方式代替传统的有线和无线芯片传输技术,将识别后的条码图像数据准确可靠地向主机传输。     

FPGA的实时PCM遥测数据传输系统设计

为解决遥测系统的高速传输问题,设计了嵌入式架构的实时PCM遥测数据传输系统.该系统采用FPGA进行IRIG-B时码信息提取,并按照时码信息完成遥测数据的帧同步、串并转换,然后采用ARM处理器完成遥测数据的显示、本地存储和网络上传功能.实验表明,该系统传输PCM遥测数据稳定可靠,实时性强,满足小型航空器的实时数据监控需求.     

基于北斗高精度定位的重载铁路列检安全作业管理平台设计

设计了基于北斗高精度定位的重载铁路列检安全作业管理平台,实现列检车辆、人员的精准定位,降低列检作业风险。平台基础层通过基于FPGA的红外视频采集设备、基于北斗高精度定位技术的终端设备获取列检作业数据,经传输层各网络向支持层传输数据。在支持层高精度电子地图矢量化处理、实时差分动态定位等技术的支持下,应用层的列检作业目标识别模块调用Cstx小波融合算法解析北斗卫星信号,采用Hausdorff距离方法实现列检作业目标识别,列检作业安全预警模块调用矢量化处理高精度电子地图,结合日列检作业计划生成电子围栏,实现作业人员安全预警,由服务层管理人员实现平台的管理与维护。实验结果表明：该平台可实现列检作业目标的识别、精准定位及安全预警。     

基于DSP的UUV目标探测通用系统设计与实现

为实现UUV系统对不同的探测系统外围传感设备信号进行快速处理和控制,利用DSP的数据高速处理能力和FPGA的高速接口数据交互能力,设计了基于高速数字信号处理器(DSP)的UUV目标探测通用处理系统;该系统采用了XC7Z045T芯片扩展TMS320C6678芯片的硬件架构设计,通过配置SPI总线进行编程设计,产生250 MHz、156.25 MHz、100 MHz和50 MHz的时钟分配设计方案,支持2路百兆以太网接口通信和16路RS232串口数据的发送及接收,并可根据实际需求扩展CAN通信以及RS485通信;经实验测试,该系统设计方案可完成百兆以太网到目标探测传感设备的数据传输,实现对不同RS232传感器设备进行地址定义、读写和数据通信操作;结果表明,该系统设计方案达到了对以太网传感设备和不同RS232外围传感器快速处理和控制的目的,实现了基于DSP的UUV目标探测通用系统设计。     

基于现场可编程门阵列的新型可编程逻辑控制器在线调试技术

针对基于现场可编程门阵列(FPGA)的新型可编程逻辑控制器(FPGA based PLC)的在线监控问题,提出了泛化的基于FPGA技术对嵌入式片上系统(SoC)进行在线监控的方法。该方法设计了一个FPGA片上通信系统,系统内部固化基于UART的ModBus通信协议栈,通过串口与计算机上位机进行通信;采用双口RAM(DRAM)作为与监控对象间共享的数据缓存区,通过中断机制实现缓存数据的同步交换。性能分析结果表明,该方法将SoC处理监控通信的时间百分比降低至0.002%,确保了监控数据传送的实时性,且使SoC能够获得更佳控制性能。在Altera的cycloneⅡ系列芯片开发板上验证了方案的可行性。     

SOPC技术在计算全息中的应用

基于计算全息术的三维动态实时显示受到越来越多的关注, 而制约其发展的一大难题是其运算速度. 针对这一问题, 本文提出基于SOPC(System On Programmable Chips)技术的计算全息硬件加速系统, 使多片FPGA硬件进行分块并行运算. 为了实现这一目标, 每片FPGA运算单元必须独立具备数据传输与计算全息算法加速两种功能. 在已有计算全息算法加速模块的基础上, 搭载NIOS II软核并移植uC/OS II操作系统及LWIP以太网协议栈. NIOS II软核作为FPGA的主控, 控制计算全息算法加速模块及以太网口的数据传输, 实验结果证明该方法为实现计算全息三维动态实时显示提供了一种新的思路.     

高速低能X射线工业CT数据采集与传输

为满足低能X射线工业计算机断层(CT)扫描成像系统在快速扫描及大批量数据传输方面的应用需求,设计一种低能X射线工业CT高速数据采集与传输系统。系统选用DT公司X-CARD 0.2-256G为探测器,将高速时分复用电路与数据缓存乒乓操作相结合,以适应高速模数转换的需要;采用以现场可编程门阵列(FPGA)为主控芯片的千兆以太网设计,以满足多通道数据的高速传输要求。实验结果表明,系统数据采集速度达到1MHz,以太网传输速度达到926Mb/s,动态范围大于5000。该系统可有效缩短低能X射线探测扫描时间,可满足更多通道的数据传输要求。