基于STC12C5A60S2的高频高精度频率计的设计

基于传统测频原理的频率计的测量精度随被测信号频率的变化而变化。针对这一缺陷,提出了一种基于等精度测量原理的频率计设计方案。选用单时钟/机器周期的单片机STC12C5A60S2,其克服了普通8051单片机测频上限频率低的缺陷,从而满足了对高频信号进行测频的要求。该频率计具有电路结构简单、成本低和测频精度高等特点,适合测量高频小信号。     

应用于硅微谐振式传感器的等精度频率计设计

针对传统频率测量中存在的弊端,利用等精度测频原理,采用现场可编程门阵列(FPGA)设计实现了等精度频率计。通过FPGA对同步门的控制,使被测信号和标准信号在闸门时间内同步,消除了量化误差,提高了测量精度,实现了在整个测试频段内测量精度不随被测信号频率的高低而发生变化,即实现了等精度测量。实验证明:采用该频率计测量标准信号频率的相对误差数量级为10-6,测量谐振式传感器在温漂下的输出频率的变化稳定在±1 Hz,而且实现了谐振式传感器在红外辐射下频率的动态跟踪。     

基于单片机的等精度频率计设计

本文采用单片机AT89C52作为系统控制单元,辅以适当的软、硬件资源完成以单片机为核心的等精度频率计设计。通过单片机对同步门的控制,使被测信号和标准信号在闸门时间内同步测量,为了提高精度,将传统的测频功能转为测周期,采用多周期同步测量技术,实现了等精度测量。等精度频率测量方法消除了量化误差,可以在整个测试频段内保持高精度不变,其精度不会因被测信号频率的高低而发生变化。     

一种全同步数字频率测量方法的研究

在频率测量过程中,±1个计数误差通常是限制频率测量精度进一步提高的重要原因。在分析±1个计数误差产生原因的基础上,提出了一种利用被测信号、时钟基准和测量门限相位的全同步来消除计数误差的频率测量方法,给出了基于FPGA实现上述测量方法的实验原型和实验对比结果。     

基于FPGA的数字频率计设计

该文运用VHDL硬件描述语言进行数字频率计设计,频率计主要通过闸门控制电路产生计数周期为1s,清零周期为0.5s,2s为一个周期的测量信号频率。并通过计数器记录频率值,最后通过数码显示电路显示被测信号频率值。该文设计一个6位频率计,可以测量1~999999Hz的信号频率。     

基于FPGA的高精度频率计

为了满足硬件工程师对高精度和高带宽测频仪器的需求,设计一种基于FPGA的高精度频率计。频率计包括外围的电压跟随电路和串口通信电路以及FPGA上的分频器模块、频率计量模块和串口通信模块,并使用Altera公司的Cyclone Ⅳ芯片作为控制核心。首先待测信号经过电压跟随器的稳压和隔离,然后将稳压信号接入分频器模块,分频器模块会把频率信号以1 kHz为界限分为低频和高频信号,并对低频信号和高频信号分别采用周期测频法和脉冲计数法测频。测量的频率数据可实时通过串口上传至上位机。经过测试,频率计能够实现1 Hz的精度、200 MHz的测频带宽以及多通道检测。     

应用于硅微机械谐振式传感器的频率计

针对硅微谐振式传感器频率测量中精度低的弊端,依据周期测频法原理,设计了一种基于FPGA的测频周期自调整频率计。首先在一个待测信号周期内,对标准信号的上升沿进行计数,粗略计算出待测信号频率和周期。据此对标准信号的上升沿重新计数,从而精确测量出待测信号的频率。测量后的频率信号经过RS-232串行通信接口送入PC上位机,可以实现频率数值的实时显示和储存。测试表明：采用该频率计测量1 Hz~2 MHz方波信号的相对误差可以达到10-7量级。利用该频率计测量谐振式传感器闭环自激测量电路输出的谐振频率信号,频率信号稳定在1 Hz以内。     

基于FPGA的数字频率计的设计与实现

介绍了一种运用FPGA开发软件QuartusⅡ设计的数字频率计。该数字频率计的1Hz～1MHz输入被测脉冲信号具有频率测量、周期测量、脉宽测量和占空比测量等多种用途，其测试结果由3只七段数码管稳定显示，测试量程可自动切换，测量误差小于等于0．1％。     

基于单片机控制的等精度频率计设计制作

用D触发器控制两个计数器count1和count2的同步工作,以保证count1和count2计数时间的一致性;将count1和count2与单片机的定时器T0和T1相结合构成两个20位的高精度计数器,分别对标准频率脉中和被测频率脉中进行计数;利用单片机串行口完成输出显示.从而克服了传统测频原理的频率计的测量精度随被测信号频率的下降而降低的局限性,提高了频率测量的精度.     

量程自整定高精度频率测量的FPGA实现

数字频率计是一种应用十分广泛的电子测量仪表,针对宽频率范围被测信号频率测量应用需求,提出并实现了一种基于FPGA的自动量程切换高精度数字频率计的设计方法。通过构建测频控制器、闸门同步生成器、量程自动切换等模块,并采用Verilog HDL语言进行描述,运用自顶向下的数字系统设计方法实现了宽频率范围频率测量的量程自动切换。在Xilinx公司的XUPV5-LX110T开发板上进行了测试,给出了系统后仿真波形。结果表明目标系统能根据被测信号频率范围进行自动量程切换,实现高精度频率测量,测量精度不低于10-7,有效提高系统稳定性和抗电磁干扰能力。     

230M遥测、遥控、遥信无线网络规划及组网

230M是行业专用频率资源,在该频段所建设的无线网络在专用性、可靠性、安全性、高效性是公网技术所无法比拟的。从网络设计的角度出发提出了230M频率规划和优化方法,提出了蜂窝组网模型,并对网络的参数设置提出了独到的建议。     

一种可测量简谐振荡频率的振动频率传感器

以压电式加速度传感器和信号处理电路为核心,研究了一种可以测量简谐振荡频率的振动频率传感器,给出了该频率传感器核心控制电路的设计方法。仿真和实验表明该频率传感器能实时、准确地测量出以简谐规律振荡的振动频率,测量误差小于±2.3%。     

现代汉语计算语言模型中语言单位的频度—频级关系

Zipf定律是一个反映英文单词词频分布情况的普适性统计规律。我们通过实验发现,在现代汉语的字、词、二元对等等语言单位上,其频度与频级的关系也近似地遵循Zipf定律,说明了Zipf定律对于汉语的不同层次的语言单位也是普遍适用的。本文通过实验证实了Zipf定律所反映的汉语语言单位频度-频级关系,并进而深入讨论了它对于汉语自然语言处理的各项技术,尤其是建立现代汉语基于统计的计算语言模型所具有的重要指导意义。     

一种新的电力系统频率实时测量方法

提出了一种基于波形拟合技术和泰勒级数展开的实时频率测量方法,并针对电压信号中谐波分量对测频精度的影响,设计了数字带通滤波器,对实时采集电压信号进行数字滤波处理以减小谐波成分,进而提高了测频精度.仿真试验表明算法实现简单、准确,对谐波有较好的抑制能力,适合于电力系统继电保护和测量的要求.     

一种低复杂度的载波偏移估计算法

针对载波偏移引起OFDM系统的严重子载波干扰和性能下降这一问题,提出一种在承载数据子载波中间插入不承载数据的子载波的算法,算法是通过从时域OFDM符号的前半部分和后半部分的相位差获取频率偏移的信息来估计频偏的。这种算法不仅计算复杂度较低,而且估计准确,在多径信道条件下频偏校正后系统的性能能基本接近信道理想估计条件下的误比特率。     

基于CPLD/FPGA的半整数分频器的设计

简要介绍了CPLD/FPGA器件的特点和应用范围,并以分频比为2.5和1.5的分频器的设计为例,介绍了在MaxPlusII开发软件下,利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。该设计具有结构简单、实现方便、便于系统升级的特点。     

一种用于OFDM时域频偏估计的频偏取值判决机制

提出了一种可适用于OFDM时域频偏估计的频偏取值判决机制,根据两个自相关峰值估算出大范围频偏粗值和小范围频偏粗值,由频偏取值控制状态器根据大范围频偏粗值和小范围频偏粗值的数值逻辑关系,确定频偏取值状态,由频偏取值执行器根据频偏取值状态计算准确的最终频偏数值。经802.11n接收机系统的频偏仿真测试表明,在IEEE TGN多径信道A~信道F条件下,其频偏估计均方误差<10-2误差(SNR>5),估算范围达正负2.5倍子载波频率间隔。     

超高频RFID阅读器电荷泵锁相环设计

设计了一款应用于超高频RFID阅读器的整数型电荷泵锁相环。在SMIC工艺下进行设计,采用Cadence进行了后仿真和版图绘制。仿真得到系统中心频率为966 MHz,输出信号幅度为1.4 V,系统相位裕度为49.8°,建立时间为2μs,功耗为12 mW,芯片面积为880μm×750μm。     

声表面波(SAW)压力传感器输出频率的高精度测量方法研究

SAW压力传感器的输出量是频率,因之精确的频率测定是保证其可靠性和正确计量的关键之一.尽管目前有多种频率测量方法,但适合于和传感器相配套的用于生产现场的微型、高精度频率仪在国内尚罕见报道.我们在研究了现有频率测量方法的基础上,得到了一种适合于SAW压力传感器输出频率的测量方法,并给出了实现频率测量的原理和电路及其主要的电子元件.     

E—GSM频段在GSM网络应用中的优劣探讨

结合爱立信设备日常优化工作中E—GSM频段的应用情况,集中论述了E—GSM频段对网络的改善和目前使用的局限性。以便合理地利用E—GSM频段,更好地应用到GSM900M网络当中。