共查询到18条相似文献,搜索用时 62 毫秒
1.
2.
本文较为详细地阐述了体硅CMOS结构中的闩锁效应,分析了CMOS结构中的闩锁效应的起因,提取了用于分析闩锁效应的集总组件模型,给出了产生闩锁效应的必要条件与闩锁的触发方式。通过分析表明,只要让CMOS电路工作在安全区,闩锁效应是可以避免的,这可以通过版图设计规则和工艺技术,或者两者相结合的各种措施来实现。本文最后给出了防止闩锁效应的关键设计技术。 相似文献
3.
以某整机在调试过程中发生的一只CMOS驱动门电路的闰锁失效为例,具体分析了测试仪器感应漏电引起CMOS电路闩锁的现象、机理和原因,具有一定的典型性。 相似文献
4.
伴随着CMOS工艺技术的发展,CMOS电路已经成为VLSI制造中的主流,而CMOS器件特征尺寸的快速缩小和CMOS电路的广泛应用,使得CMOS电路中的latch-up效应引起的可靠性问题也越来越受到大家的重视。阐述了CMOS工艺中闩锁的概念、原理及其给电路的可靠性带来的严重后果,深入分析了产生闩锁效应的条件、触发方式,并针对所分析的闩锁原因从版图设计、工艺改良、电路应用三个方面提出了一些防闩锁的优化措施,以满足和提高CMOS电路的可靠性要求。 相似文献
5.
提出了一种较好的抗闩锁CMOS结构——阶源结构.对阶源结构和常规结构的CMOS反相器进行了电触发闩锁特性和激光器辐照实验研究,就实验结果进行了分析讨论. 相似文献
6.
7.
本文研究了CMOS电路中的Latchup效应.通过实验研究了CMOS电路不同版图尺寸和多种抗Latchup技术对维持点参数(维持电流和维持电压)的影响,得出了Latchupfree结构.本文同时使用PISCES对Latchup效应进行了二维模拟. 相似文献
8.
9.
CMOS电路中的闩锁效应研究 总被引:6,自引:2,他引:4
闩锁效应是功率集成电路中普遍存在的问题。文中分析了CMOS结构中的闩锁效应的起因,提取了用于分析闩锁效应的集总器件模型,给出了产生闩锁效应的必要条件,列举了闩锁效应的几种测试方法。最后,介绍了避免发生闩锁效应的几种方法。 相似文献
10.
11.
介绍一种简单而有效的提高集成电路稳定性的电路补偿方法.当电路制造过程中的工艺参数、工作电压或工作温度发生变化时,根据仿真结果,该方法可以使MOS晶体管跨导的标准差比未经补偿的电路降低41.4%.这种电路可以用于CMOS LC振荡器中. 相似文献
12.
13.
本文简要描述了CMOS集成电路的闭锁机理,提出了消除CMOS集成电路闭锁的n~-/n~+外延加双保护环结构;把这种结构用于CC4066电路,在5.6×10~8Gy/s的γ瞬时剂量率下进行辐照实验,电路均不发生闭锁。最后得出,外延加双保护环结构,对中小规模电路而言,是一种消除CMOS电路闭锁的有效方法。 相似文献
14.
Si-SiGe材料三维CMOS集成电路技术研究 总被引:1,自引:0,他引:1
根据SiGe材料的物理特性,提出了一种新有源层材料的三维CMOS集成电路.该三维CMOS集成电路前序有源层仍采用Si材料,制作nMOS器件;后序有源层则采用SiGe材料,以制作pMOS器件.这样,电路的本征性能将由Si nMOS决定.使用MEDICI软件对Si-SiGe材料三维CMOS器件及Si-SiGe三维CMOS反相器的电学特性分别进行了模拟分析.模拟结果表明,与Si-Si三维CMOS结构相比,文中提出的Si-SiGe材料三维CMOS集成电路结构具有明显的速度优势. 相似文献
15.
根据SiGe材料的物理特性,提出了一种新有源层材料的三维CMOS集成电路.该三维CMOS集成电路前序有源层仍采用Si材料,制作nMOS器件;后序有源层则采用SiGe材料,以制作pMOS器件.这样,电路的本征性能将由Si nMOS决定.使用MEDICI软件对Si-SiGe材料三维CMOS器件及Si-SiGe三维CMOS反相器的电学特性分别进行了模拟分析.模拟结果表明,与Si-Si三维CMOS结构相比,文中提出的Si-SiGe材料三维CMOS集成电路结构具有明显的速度优势. 相似文献
16.
闩锁是集成电路结构所固有的寄生效应,这种寄生的双极晶体管一旦被外界条件触发,会在电源与地之间形成大电流通路,导致整个器件失效。文章较为详细地阐述了一种Bipolar结构中常见的闩锁效应,并和常见CMOS结构中的闩锁效应做了对比。分析了该闩锁效应的产生机理,提取了用于分析闩锁效应的等效模型,给出了产生闩锁效应的必要条件与闩锁的触发方式。通过对这些条件的分析表明,只要让Bipolar结构工作在安全区,此类闩锁效应是可以避免的。这可以通过版图设计和工艺技术来实现。文章最后给出了防止闩锁效应的关键设计技术。 相似文献
17.
CMOS Scaling理论下器件特征尺寸越来越小,这使得CMOS电路结构中的闩锁效应日益突出。闩锁是CMOS电路结构所固有的寄生效应,这种寄生的双极晶体管一旦被外界条件触发,会在电源与地之间形成大电流通路,导致器件失效。文章首先分析了CMOS电路结构中效应的产生机理及其触发方式,得到了避免闩锁效应的条件。然后通过对这些条件进行分析,从版图设计和工艺等方面考虑如何抑制闩锁效应。最后介绍了几种抑制闩锁效应的关键技术方案。 相似文献
18.
CMOS Scaling理论下器件特征尺寸越来越小,这使得CMOS电路结构中的闩锁效应日益突出。闩锁是CMOS电路结构所固有的寄生效应,这种寄生的双极晶体管一旦被外界条件触发,会在电源与地之间形成大电流通路,导致器件失效。首先分析了CMOS电路结构中效应的产生机理及其触发方式,得到了避免闩锁效应的条件。然后通过对这些条件进行分析,从版图、工艺等方面考虑如何抑制闩锁效应。最后介绍了几种抑制闩锁效应关键技术方案。 相似文献