共查询到20条相似文献,搜索用时 93 毫秒
1.
2.
研究了先进CMOS器件中poly-Si/TaN/HfSiON栅结构的干法刻蚀工艺。对于poly-Si/TaN/HfSiON栅结构的刻蚀,我们采用的策略是对栅叠层中的每一层都进行高选择比地、陡直地刻蚀。首先,对于栅结构中poly-Si的刻蚀,开发了一种三步的等离子体刻蚀工艺,不仅得到了陡直的poly-Si刻蚀剖面而且该刻蚀可以可靠地停止在TaN金属栅上。然后,为了得到陡直的TaN刻蚀剖面,研究了多种BCl3基刻蚀气体对TaN金属栅的刻蚀,发现BCl3/Cl2/O2/Ar等离子体是合适的选择。而且,考虑到Cl2对Si衬底几乎没有选择比,采用优化的BCl3/Cl2/O2/Ar等离子体陡直地刻蚀掉TaN金属栅以后,我们采用BCl3/Ar等离子体刻蚀HfSiON高K介质,改善对Si衬底的选择比。最后,采用这些新的刻蚀工艺,成功地实现了poly-Si/TaN/HfSiON栅结构的刻蚀,该刻蚀不仅得到了陡直的刻蚀剖面且对Si衬底几乎没有损失。 相似文献
3.
4.
提出了一种先进的ICP Si深槽刻蚀工艺。在"Bosch"工艺的基础上加以改进,以SF6/O2作为刻蚀气体,C4F8作为侧壁钝化气体,通过在刻蚀过程中引入少量的O2,使得在刻蚀Si深槽过程中侧壁形成由氧离子辐照产生的SiO2薄膜和CFx聚合物淀积产生的双层保护层,强烈保护Si槽侧壁不被刻蚀,保证了良好的各向异性刻蚀。同时,通过优化刻蚀和钝化的时间周期,进一步提高了刻蚀后Si槽的陡直度和平滑的侧壁效果。采用这种工艺技术可制作出满足台面晶体管、高性能梳状沟槽基区晶体管需要的无损伤、平滑陡直的Si槽侧壁形貌。 相似文献
5.
6.
《固体电子学研究与进展》2015,(1)
基于感应离子耦合等离子体(ICP)刻蚀技术,采用SF6和O2作为刻蚀气体,以金属铝和SiO2作为刻蚀掩膜,系统地研究了3C-SiC悬臂结构的加工方法以及掩膜材料对刻蚀悬臂结构的影响。首先采用SF6和O2作为刻蚀气体刻蚀出SiC结构,其次采用SF6气体各向同性刻蚀Si衬底,释放已刻好的SiC悬臂梁结构。铝作为掩膜时,刻蚀最小结构尺寸为6μm,SiC表面几乎无损伤;SiO2作为掩膜时,刻蚀最小结构尺寸为4μm,但SiC表面损伤较大。上述研究结果为3C-SiC MEMS器件的制备提供了工艺基础。 相似文献
7.
p-GaN栅沟槽侧壁与AlGaN表面特性直接影响栅注入(GIT)型AlGaN/GaN HEMT器件的输出特性及击穿特性.对比研究了两种刻蚀气体(SF6/BCl3和Cl2/N2/O2)及不同的刻蚀掩膜层(SiO2,Si3N4和光刻胶)对AlGaN上p-GaN的选择性刻蚀结果,利用原子力显微镜(AFM)对刻蚀沟槽的表面形貌进行表征,并通过I-V测试其电学性能.结果显示,以Cl2/N2/O2为刻蚀气体,且体积流量为18,10和2 cm3/min时,p-GaN刻蚀速率稳定且与AlGaN的刻蚀选择比较高(约30),并且可使p-GaN刻蚀自动停止在AlGaN界面处.此外,以Si3N4作为刻蚀掩膜,可以获得表面光滑、无微沟槽且侧壁垂直度较好的沟槽结构.采用上述刻蚀工艺制备的GIT结构器件的漏端关态电流相比肖特基栅降低约2个量级,阈值电压约为0.61 V,峰值跨导为36 mS/mm. 相似文献
8.
9.
平滑陡直的Si深槽刻蚀方法 总被引:1,自引:0,他引:1
Si深槽刻蚀技术在MEMS器件加工中具有重要的作用,现有的刻蚀方法在选择比和各向异性问题上各有优缺点.常用的Bosch工艺采取了钝化与刻蚀交替进行的措施,但具有侧壁粗糙的缺点.提出了不同于Bosch工艺的新刻蚀方法,采用刻蚀反应和淀积钝化反应同时进行并保持化学平衡的方法,取得了平滑陡直的刻蚀效果.在电感耦合等离子体刻蚀机ICP-98A上的实验结果表明,在直径100 nim的光刻胶掩蔽Si片上,刻蚀深度为39.2 pm,光刻胶剩余4.8 μm,侧壁表面满足平滑陡直的要求. 相似文献
10.
GaAs/AlGaAs多层膜的陡直度较大程度地关系到其实际应用效果,但在实际加工中较难控制,因此有必要研究刻蚀过程中一些主要因素对其陡直度的影响。结合具体工作情况,用AZ1500光刻胶作为掩模,GaAs/Al0.15Ga0.85As多层膜为刻蚀材料,分别使用湿法和干法对其进行刻蚀。湿法刻蚀的刻蚀剂为H3PO4+H2O2溶液,干法刻蚀采用感应耦合等离子体(ICP)刻蚀法,等离子体由Cl2+BCl3(蒸汽)混合气体电离形成。通过控制变量方法,发现湿法刻蚀中刻蚀剂配比和温度以及干法刻蚀中BCl3(蒸汽)流量对刻蚀陡直度的影响规律。由此得出,提高H3PO4所占比例和降低刻蚀温度虽然会降低刻蚀速率,但可以提高多层膜的陡直度;ICP刻蚀的陡直度优于湿法刻蚀,BCl3(蒸汽)的流量在一定范围内对刻蚀陡直度的影响较小。 相似文献
11.
文章报道了HgCdTe微台面列阵ICP干法刻蚀掩模技术研究的初步结果。首先采用常规光刻胶作为HgCdTe材料的ICP干法刻蚀掩模。扫描电镜结果发现,由于刻蚀的选择比低,所以掩模图形退缩严重,刻蚀端面的平整度差,台面侧壁垂直度低。因此采用磁控溅射生长的SiO2掩模进行了相同的HgCdTe干法刻蚀。结果发现,SiO2掩模具有更高的选择比和更好的刻蚀端面。但是深入的测试表明,介质掩模的生长对HgCdTe表面造成了电学损伤。最后通过优化生长条件,获得了无损伤的磁控溅射生长SiO2掩模技术。 相似文献
12.
13.
Geon Jeong Donghoon Kim Junseok Choi Donghwan Lee Mahn‐Yong Park Jin‐Bong Kim Hyung Jong Lee Hyun‐Yong Lee 《ETRI Journal》2005,27(1):89-94
This paper describes a low‐loss, compact, 40‐channel arrayed waveguide grating (AWG) which utilizes a monolithically integrated spot‐size converter (SSC) for lowering the coupling loss between silica waveguides and standard single‐mode fibers. The SSC is a simple waveguide structure that is tapered in both the vertical and horizontal directions. The vertically tapered structure was realized using a shadow‐mask etching technique. By employing this technique, the fabricated, 40‐channel, 100 GHz‐spaced AWG with silica waveguides of 1.5% relative index‐contrast showed an insertion‐loss figure of 2.8 dB without degrading other optical performance. 相似文献
14.
15.
制备并研究了纳米级图形化蓝宝石衬底.采用磁控溅射技术在蓝宝石衬底上沉积 SiO2薄膜,利用自组装方法在SiO2薄膜上制备单层聚苯乙烯(PS)胶体球阵列,利用感应耦合等离子体干法刻蚀将周期性PS胶体球的图形转移到SiO2薄膜上,通过湿法腐蚀制备了纳米级图形化蓝宝石衬底.利用扫描电子显微镜对胶体球掩膜、SiO2纳米柱掩膜和图形化蓝宝石衬底结构进行了观察,研究了湿法腐蚀蓝宝石衬底的中间产物对刻蚀的影响,分析了腐蚀温度和腐蚀时间对蓝宝石衬底的影响.结果表明,湿法腐蚀的中间产物会降低蓝宝石衬底的刻蚀速率.蓝宝石衬底的腐蚀速率随着腐蚀温度的升高而加快;在同一腐蚀温度下,随着腐蚀时间的增加,图形尺寸进一步减小. 相似文献
16.
提出了一种新颖的基于三维掩膜的硅各向异性腐蚀工艺,即利用深反应离子刻蚀、湿法腐蚀等常规体硅刻蚀工艺和氧化、化学气相沉积(CVD)等薄膜工艺制作出具有三维结构的氧化硅(SiO2)或氮化硅(Si3N4)薄膜,以该三维薄膜作为掩膜进行各向异性腐蚀,该工艺可以应用于MEMS微悬空结构的制作。利用该工艺成功地在单片n-Si(100)衬底上完成了一种十字梁结构的释放,并对腐蚀的过程和工艺参数进行了研究。 相似文献
17.
A novel configuration is reported for a tunable channel-selection filter that employs an arrayed-waveguide grating (AWG) multiplexer and optical switches. The filter requires only 2(√N-1) 1×2 switch elements to select one of N frequency-division-multiplexed (FDM) channels. A filter for 100 GHz-spaced 16 FDM channels is demonstrated with an AWG 16×16 multiplexer and six 1×2 switches 相似文献
18.
A lithography-independent and wafer scale method to fabricate a metal nanogap structure is demonstrated. Polysilicon was first dry etched using photoresist (PR) as the etch mask patterned by photolithography. Then, by depositing conformal SiO2 on the polysilicon pattern, etching back SiO2 anisotropically in the perpendicular direction and removing the polysilicon with KOH, a sacrificial SiO2 spacer was obtained. Finally, after metal evaporation and lifting-off of the SiO2 spacer, an 82 nm metal-gap structure was achieved. The size of the nanogap is not determined by the photolithography, but by the thickness of the SiO2. The method reported in this paper is compatible with modern semiconductor technology and can be used in mass production. 相似文献
19.