新型加速度计集成芯片的原理及其应用

论述了新型加速度计集成芯片ADXL150／ADXL250的测量原理及内部电路结构,对其主要性能指标进行了介绍和分析。研究了这种集传感器和信号调理电路于一体的新型微机械元件的若干使用问题,对振动检测等典型应用的接口电路进行了介绍。     

硅微机械二维加速度计的结构设计

提出了一种新型的双轴电容式微机械加速度计的结构形式。采用1个质量块敏感2个正交方向的加速度,设计的弹性支撑结构巧妙地实现了正交方向的解耦,且结构稳定性好。详细讨论了该加速度计的工作原理,并利用有限元软件对敏感结构进行了静态和模态分析,从理论上验证了所提出的双轴电容式微机械加速度计整体结构的可行性。     

一种电容式微机械加速度计的设计

介绍了一种新型基于滑膜阻尼的电容式微机械加速度计.该加速度计根据差分电容极板间正对面积的改变来检测加速度大小,保证了输出电压与加速度之间的线性度.对加速度计进行了结构设计和分析.给出了加速度计的制作工艺流程,研究了解决深反应离子刻蚀过程中的过刻蚀现象的方法.初步测试结果表明,该加速度计的灵敏度比较理想,谐振频率与理论计算相吻合.     

电容式微加速度计的噪声分析

噪声是以微弱信号处理为特征的电容式微加速度计性能提高的主要制约因素。针对电容式微加速度计的噪声,详细分析和研究了其特性。首先分析了电容式微加速度计的系统噪声由机械热噪声和电路噪声两部分组成;采用热力学均分理论和集成电路噪声特性分别对机械热噪声和电路噪声进行建模、分析和计算,得到了机械热噪声等效噪声加速度和各级电路的噪声值。然后用自行设计的微加速度计表头和接口电路进行试验,实验结果验证了噪声模型的正确性,确认了电容式微加速度计电容检测电路—电荷放大器是最主要的噪声源。     

微机械惯性仪表综述

介绍了当前国外微机械陀螺仪和微机械加速度计的典型方案，并对其工作原理进行了简要的分析。     

新型SAW谐振式微加速度计的设计

提出了一种基于静电力负反馈、并可进行开/闭环切换的新型加速度计,它既能保护石英悬臂梁避免其疲劳或断裂,又能确保加速度计具有一定的测量范围和灵敏度.介绍了该新型加速度计的基本结构和工作原理.分析了电容器中静电力的非线性特征,给出了线性化静电力的实现方案及其控制器设计方法.最后,指出这一新型SAW加速度计的优越性.     

叉指微加速度计的设计与闭环检测研究

设计了一种“叉指式”微机械加速度计和相应的闭环检测电路,介绍了此微加速度计的加工工艺,并使用Ansys软件进行了模态分析和机械分析,仿真结果跟理论计算相吻合。最后对该闭环微加速度计进行了测试,得到的测量线性度为2.5%,刻度因子为3V/g。     

叉指式微加速度计的静电-机械耦合场分析

为了对微加速度计进行静电 -机械耦合场分析 ,利用ANSYS软件及它的编程语言APDL实现了有限元耦合场分析。作为实例 ,选择一种尺寸的叉指式微加速度计 ,分析了它的灵敏度 ,其结果同理论值基本一致。     

谐振式硅微机械加速度计研究进展

谐振式硅微机械加速度计作为一种新型的对加速度进行测量的传感器,是通过检测加速度施加前后谐振敏感元件谐振频率变化实现对加速度检测的。该传感器具有频率信号输出、稳定性好、灵敏度高、精度高等优点,己成为微传感器的重要发展方向之一。汇总了该传感器的国内外相关研究现状,并对加工工艺进行了总结,讨论了谐振式硅微加速度计设计中的关键技术因素,并给出了未来的发展方向。     

微机械电容式加速度计结构设计分析

微机械电容式加速度计的基本参数如固有频率、非线性度、分辨率等首先取决于其本身的结构,因此加速度计结构的设计选取至关重要。本文首先综合比较了微机械电容式加速度计的三种常见结构三明治摆式、翘翘板摆式和梳齿式的各自特点,指出了定齿偏置结构的梳齿式微机械加速度计的优点。并以该结构为分析对象,从加速度计的分辨率、量程、稳定性、灵敏度等性能分析比较了多种结构梁,提出了折叠梁的综合性能最好,最后通过分析计算出了折叠梁在检测方向的刚度。     

An SSD-based accelerator for directory parsing in storage systems containing massive files

Data explosion introduces new challenges to storage systems. In a file system for big data, a large number of directories and files exist, which are usually organized in a large tree. Parsing directories in a large tree is difficult. In this paper, we propose an accelerator, which helps file systems to fetch the metadata of files rapidly. Contributions of this work include two aspects. First, we propose an accelerator for directory parsing. The accelerator is actually an SSD-based (Solid State Drive-based) cache, which keeps the metadata of frequently or recently accessed files and directories. When a file is demanded, the accelerator attempts to obtain its metadata directly from SSD. If the metadata is kept in SSD, the file system can rapidly obtain the metadata. However, if the metadata is not in SSD, the accelerator consumes a long time to access SSD, but to no avail. In order to avoid non-beneficial SSD accesses, the accelerator predicts whether the metadata is kept by SSD before issuing a read request. Only if the metadata has a high probability of being kept in SSD, the accelerator issues a request to the SSD. The second contribution of this paper is a new bloom filter used to predict whether a piece of data is kept in SSD. Bloom filter is a space-efficient data structure supporting membership query. But, the standard bloom filter cannot support element deletion. Whereas, our accelerator is a cache, which evicts items periodically. The standard bloom filter is not suitable for our accelerator. In this work, we designed a new bloom filter with low overhead, which supports element deletion. The new bloom filter perfectly suits the proposed accelerator. With the prediction of our bloom filter, the accelerator can accelerate the process of directory parsing with nearly no negative impact. We evaluated the accelerator by using a prototype. Experimental results demonstrate that, the accelerator can speed up the directory parsing process by nearly four times compared with a file system without an accelerator.     

GPU accelerated online multi-particle beam dynamics simulator for ion linear particle accelerators

An online beam dynamics simulator is being developed for use in the operation of an ion linear particle accelerator. By employing Graphics Processing Unit (GPU) technology, the performance of the simulator has been significantly increased over that of a single CPU and is therefore viable in the demanding accelerator operations environment. Once connected to the accelerator control system, it can rapidly respond to any control set point changes and predict beam properties along an ion linear accelerator in pseudo-real time. This simulator will be a virtual beam diagnostic tool which is especially useful when direct beam measurements are not available. Details about the code structure design, physics algorithms, GPU implementations, and performance are presented.     

基于资源复用的RSA加速器层次化架构

为了解决RSA在模频繁变化情况下性能不足的问题,在已有蒙哥马利模乘器的基础上采用层次化架构设计复用硬件资源,实现了基于改进扩展欧几里德算法的偶数模逆器和[R2modM]运算器。实验结果显示,在14%的额外硬件资源开销下RSA加速器性能在模频繁变化应用下比原来提高2倍。其中,模逆器性能较其他设计提高了3倍,[R2modM]运算器性能比复用模幂电路的实现方法提高了一个数量级。     

ASIC设计中多重循环的自动处理方法与实现

介绍ASIC设计中多重循环的自动处理方法,说明循环加速器的基本原理,详细阐述后端设计这一主要难点,分析和论述硬件综合过程中功能单元分配、基于硬件代价的模调度、寄存器文件设计方法及数据路径生成等关键技术,并具体给出实现过程中功能模块的划分、主要数据结构及模块间接口．该技术对设计和构造高性能硬件加速器系统具有借鉴意义．     

基于FPGA的RAID6硬件加速器的实现

设计了基于FPIGA的RAID6磁盘阵列的硬件加速器,将占用大量CPU周期的RAID6校验算法,用FPGA硬件实现并设计了软件与加速器的交互接口,将CPU从繁重的计算任务中解放出来,系统的处理速度和响应速度得到很大提升.     

工业CT用驻波电子直线加速器测试系统的研制

从验收直线加速器的角度出发,设计了直线加速器测试系统,详细阐述了测试系统与直线加速器的电气连接关系,以及系统的各组成模块,实现了分项系统的质量监控操作.     

基因算法加速器与芯片级进化研究

为改进芯片级进化速度,提出在可进化系统芯片FDP2009-2-SOPC中嵌入基因算法加速器的思想。采用硬件随机数方法优化芯片级进化中的基因算法,通过改变嵌入式CPU中的基因操作,优化芯片级进化流程。在包含基因算法加速器的可进化系统芯片FDP2009-2- SOPC上进行流片测试,结果表明,该基因算法加速器的性能及芯片级进化速度有较大提升。     

基于RTLINUX的网络加速器

Internet的普及和发展，给人们带来了许多意想不到的好处。同时也存在着上网速度慢，链路拥塞，安全性不高等问题。本文介绍了一种软硬件结合的网络加速器，它以X86PC为硬件平台，运行于RTLINUX，采用独特的文件管理系统以及Cache算法，实验证明，这种加速器能够较好地应用于企业上网，ICP或ISP环境中。     

球车制动系统寿命试验机的设计

根据球车的制动踏板和加速踏板的联动运动原理,设计一种气动试验机,通过它模拟人在驾驶车辆时加速踏板和制动踏板的往复运动,来检验联动机构的耐久性,从而考察其制动系统的寿命。     

基于通信感知任务划分的异构系统低功耗优化方法

针对由通用微处理器和专用加速部件构成的异构并行系统,提出结合通信感知的并行任务划分和动态电压频率调节技术的异构系统能耗优化方法,该方法旨在将并行任务图划分并映射在异构处理单元,在满足性能约束的条件下最小化系统能耗.在目前典型异构并行系统中,主处理器与加速部件大都通过系统总线连接,必然引入不可忽略的通信开销,因此通信感知的任务划分技术是该问题的关键.提出了基于整数线性规划的静态最优能耗优化方法和基于遗传算法的动态能耗优化方法.并通过一个典型科学计算应用验证了本文方法的有效性.