基于FPGA高速数据采集与存储系统的设计

对高速数据采集系统进行了研究,基于其采集速率的问题,提出了一种基于FPGA的高速数据采集系统。利用FPGA实现对12bit的A/D转换器ADC12D800的控制,使用其1.6Gsps双沿采样工作模式完成对400MHz以下高频信号的数据采集。通过设计数据存储方式来降低数据传输速率,使数据经USB传至PC机来实现高频信号地实时采集与存储。实验结果表明它可以实时、高效地完成数据采集,可以应用到雷达、通信、电子对抗等领域。     

基于FPGA的高速数据存储系统优化设计

针对遥测系统数据记录装置中数据传输速率与存储速率不匹配的问题,提出Flash的并行存储方案,采用交替双平面的编程方式可以使得存储器的存储速率达到单片Flash最高存储速率的2倍,即60 MB/s;对控制单元FPGA内部双端口RAM的逻辑设计进行改进,解决了数据存储异常的现象。在数据回收方面,提出了多备份的设计思想和备用读数接口的设计方案,已在工程应用中得到成功实践,验证了该数据记录装置的可靠性。     

基于FPGA的高速图像采集存储系统设计

该系统以FPGA为逻辑控制单元,充分利用模块化结构设计、乒乓无缝缓存和Twoplane页编程FLASH的存储技术,利用视频解码芯片对高速CCD相机采集的图像信息进行解码,实现了高速图像数据的采集存储,保证了数据在采集、传输和存储过程中的可靠性和实时性.通过USB2.0接口将存储的数据上传到地面计算机,利用上位机软件可以清晰看到拍摄的物体.结果表明:该系统能准确采集存储高速图像数据,具有较好的可行性和实用性.     

基于FPGA的小尺寸嵌入式高速存储系统设计

本文设计了基于FPGA和SATA SSD的小尺寸嵌入式存储系统,通过多路高速接口接收数据,采用DDR缓存、DMA仲裁传输和文件管理等技术,利用MicroBlaze软核实现系统运行和读写控制。测试结果表明,该系统体积小巧、功耗较低、使用灵活,可以实现高速数据稳定可靠存储。     

基于FPGA的水声信号高速采集存储系统设计

介绍了一种基于FPGA的水声信号数据采集与存储系统的设计与实现,给出了系统的总体方案,并对各部分硬件和软件的设计进行了详细描述。系统以FPGA作为数据的控制处理核心,以存储容量达2 GB的大容量NAND型Flash作为存储介质。该系统主要由数据采集模块、数据存储模块和RS-232串行通信模块组成,具有稳定可靠、体积小、功耗低、存储容量大等特点,实验证明该系统满足设计要求。     

基于FPGA的TOE系统设计与实现

随着网络带宽的迅速增长,主机协议处理开销已经成为系统整体性能的瓶颈.为了有效增加系统吞吐率,进一步减轻CPU的负担,本文详细描述了一种基于FPGA(Field Programmable Gate Array)的TOE(TCP Offload En-gine)系统的设计与实现.实验结果表明,系统在吞吐率等方面明显优于非TOE系统.     

基于FPGA的DDS设计与实现

随着数字信号处理和集成电路技术的发展,直接数字频率合成(DDS)的应用越来越广泛。DDS具有相位和频率分辨率高、稳定度好、频率转换时间短、输出相位连续、可以实现多种数字与模拟调制的优点,而可编程门阵列(FPGA)具有集成度高、通用性好、设计灵活、编程方便、可以实现芯片的动态重构等特点,因此可以快速地完成复杂的数字系统。由于模拟调相方法有生产性差、调试不方便、调制度控制不精确等缺点,因此采用数字方法实现各种模拟调制也越来越普遍。现在许多DDS芯片都直接提供了实现多种数字调制的功能,实现起来比较简单。     

基于FPGA的多幅图像融合叠加的设计与实现

介绍了一种基于FPGA的多幅图像融合叠加的设计与实现,给出了其实现原理和模块设计。设计包含I2C控制器、数据缓冲和融合叠加处理输出三部分。融合叠加处理包含绝对坐标生成子模块、相对坐标生成与判断子模块、分量计算子模块、和值计算子模块、修正子模块。说明了各模块的实现方法。最后使用Modelsim做综合后仿真得到了输出效果图,并在Xilinx Virtex-4芯片上验证通过。     

基于FPGA的数字钟系统的设计与实现

与机械钟相比,数字钟是一种更准确、直观的计时工具,设计方式也有多种,有软件仿真实现、单片机实现、PC机实现、专用电子钟芯片实现等多种实现方法。本文介绍了一种基于FPGA实现数字钟的硬件实现方法,能较大降低硬件实现的复杂度。     

基于FPGA的JPEG解码器设计与实现

为满足SoC中JPEG静止图像实时解压缩要求,在完成JPEG解码器C语言建模的基础上,采用自顶向下的设计方法,完成了JPEG Baseline解码器设计,并在FPGA开发板上验证了设计结果。该设计与ACTEL、4I2I等公司的IP核相比具有相近的解压缩速度,能满足实时解码要求。     

基于压电效应的FPGA降水粒子测量系统设计

降水粒子测量是气象观测要素中重要的组成部分。提出了一种基于压电传感器的新型感测方法,并依此设计了一种基于现场可编程门阵列(FPGA)的降水粒子信号采集处理系统。该系统对信号进行多路同步采集,并利用拟合所得的各路系统响应函数与各粒子响应函数实现对粒子的测量。系统实现信号全量程采集的同时有效降低了非线性误差。实验结果表明:该系统对于粒子直径观测误差小于±0.1 mm,具有量程宽、精度高、响应快、粒子判别准确等特点。     

基于FPGA的自动售货机主控制系统的设计与实现

从总体上介绍了自动售货机主控制系统的组成和功能,讨论了自动售货机工作原理,详细阐述了主控制系统FPGA的软、硬件设计及其主要控制模块的仿真实现,并编写了系统程序总框图.实践验证,系统能够在各种条件下持续、平稳、可靠地工作.     

基于FPGA的并行DDS信号发生器的设计与实现

针对DDS(直接数字频率合成)电路的运算速度受相位累加器的累加速度和ROM读取速度的约束问题,采用多路并行和流水线相结合的方法改进了DDS电路的结构,有效地扩展了DDS电路的输出带宽。通过在FPGA内设计基于双DDS电路结构的信号发生器,用数字的方法直接实现了标准波形和各种调制波形的双通道输出。该方案结构简单,控制灵活,实验测试结果表明,该信号发生器能输出稳定、高带宽、高速度、高精度的信号波形。     

基于FPGA的指纹识别系统的设计与实现

为了提高指纹识别系统的实时性和处理速度,设计和实现了一种基于FPGA的嵌入式指纹识别系统。该系统采用处理器结合自定义硬件逻辑的方法,以下载到FPGA的MICOBLAZE嵌入式软核为系统控制模块,运用FPGA路基单元实现指纹图像的处理。在设计中,指纹图像处理的算法通过SG(System Generator)软件设计,采用Matlab语言和Verilog语音混合编写的方式实现专用的处理模块,较大地提高了系统的处理速度。     

基于FPGA的可编程滤波器的设计

应变测试系统中传感器输出信号非常微弱,传感器与测量仪连接线较长容易引入干扰信号,且应变仪应用场地干扰信号不同。介绍了一种用FPGA实现的可编程IIR型滤波器,该滤波器以二阶基本节为核心,通过改变二阶基本节的系数来改变滤波器滤波模型及截止频率。嵌入式计算机把系数写入滤波器实现低通、高通、带通及带阻滤波。该滤波器在应变测量仪器应用上取得了很好效果。     

SVPWM伺服控制系统的FPGA设计与实现

介绍了一个基于FPGA的交流电动机伺服控制系统,该系统利用SVPWM原理进行控制,通过驱动三相逆变器达到控制三相交流电动机转速的目的.通过在Altera DE2开发板上测试,结果表明系统能够实现三相交流电动机的转速控制的目的.     

基于FPGA的混沌系统设计与实现

提出了一种基于FPGA平台和EDA开发工具实现混沌吸引子的方法.针对一个混沌系统,利用理论和数值仿真对系统的基本特性进行了分析.对系统的混沌状态进行了分析.为验证系统的混沌行为,在Matlab的Simulink下,利用DSPBuilder设计了一个电路,并转换成VHDL代码程序,用QuartusⅡ下载到FPGA硬件电路中进行了实验,实验结果与仿真结果完全一致.     

基于FPGA和WSN的TNT爆炸时刻采集及存储系统

火药的爆炸时刻是火药试验的重要测量参数,精确的测量值可以为火药性能的评估提供准确的时间数据。针对爆炸冲击波参数测试的特殊环境,设计了一种基于现场可编程门阵列FPGA和zigbee无线传感网络的TNT爆炸时刻采集及存储系统。该系统可通过无线网络检测系统的工作状态,并且实验验证系统具有较高的测试精度,模拟环境下,采集到的瞬时闪光波形上升时间小于20us,靶场试验表明：TNT爆炸时刻记录装置采集到的闪光波形上升时间小于15us测试误差小于2%。系统具有体积小、功耗低、耐冲击等优点,适合恶劣环境下的数据采集和存储。     

基于闪存的图像存储系统设计

针对硬盘存储图像速度慢、可靠性差的弊端,分析了以Flash作为存储介质的可行性,提出了一种基于闪存Flash的存储系统设计方案.利用并行与流水线技术相结合,有效提高了存储容量和操作速度.整个存储系统利用FPGA控制读、写、擦除以及坏块识别的逻辑时序,利用单片机管理无效块,建立有效块表.实现了对高速大容量图像数据的存储操作,满足了实际应用中高速相机的需求.