全球数字广播系统音频编码器的软件实现

全球范围的数字广播系统DRM(Digital Radio Mondiale),是一种针对30MHz以下频段的数字声音广播系统。和传统广播系统相比,DRM数字广播系统在声音质量上是模拟调幅广播无法比拟的。这其中的关键之一在于DRM系统引入了新的信源编解码技术——MPEG-4标准的AAC(Advanced Audio Coding,先进音频编码)。在分析符合DRM标准的AAC音频编码器原理基础上,提出了一种改进的离散余弦变换算法,并在PC上实现了基于该算法的AAC音频编码器。实验表明,该软件编码器能够满足DRM系统实时性要求。     

MPEG—2 AAC音频编码技术及其软件解码器的实现

MPEG－2AAC(ISO/IEC13818-7)是一种新型高效多声道Hi-Fi音频编码标准,在每声道64kbps时重建音质优于MP3和AC－3。分析了它的编码技术特点,着重研究了它的解码流程,讨论了对其关键模块的优化措施,同时提出了基于PC的AAC软件解码播放器的实现方法,对其他类型的音频解码器也具有参考价值。实现了在Pentium Ⅱ350、64MB内存的PC机上对AAC（Main Profile)压缩文件的软件解码播放。     

嵌入式DRM接收机中数据业务的研究与应用

基于欧洲电信联盟(ETSI)公布的DAB多媒体对象传输协议(MOT protocol),提出了一种DRM广播数据业务的软件接收机方案,并详细叙述了数据业务的组成、传输模式和解码过程。该接收机的硬件工作平台以DM3730处理器为核心,搭载Windows Embedded CE6.0操作系统,实现DRM广播系统音频和数据业务的实时接收。经测试,该设计能够准确实时地获取DRM广播信号所提供的数据业务。     

基于FPGA的FLAC音频硬解码的设计与实现

针对高保真FLAC音频播放系统中软件解码效率低下、占用系统资源大的问题,提出一种基于FPGA的FLAC音频硬解码的设计方案。分析了FLAC音频基本编解码原理,并详细介绍了基于现场可编程门阵列(FPGA)器件的FLAC解码器各模块的设计思想和实现。利用Verilog语言在Quartus II的开发环境中进行设计输入与仿真验证。实验测试结果表明,该FLAC解码器设计灵活、工作稳定可靠、解码效率高,可作为IP核应用于不同SoC的无损音频播放系统中。     

定点DSP实现MPEG-2 AAC解码

MPEG-2 AAC是一种高质量的感知音频编码器,它拥有多种配置以满足不同场合下的要求,在每声道64kbps时的重建音质优于MP3和AC-3.文中给出了在定点DSP上实现MPEG-2 AAC的优化算法,实现了TMS320VC5402DSK板上对AAC(main profile)立体声的实时解码.     

AAC解码器的Huffman算法选择和优化

Huffman算法的实现是作为MPEG提出的新的一代音频压缩标准AAC的关键,它影响着解码的效率和内存的开销.该文讨论了不同的Huffman解码算法,针对ARM平台选择了适合的Huffman解码算法,并在解码的效率和减少内存的使用方面进行了优化,使解码的效率有10%的提升,内存使用也大大下降.     

数字调频调制器AES/EBU音频接口设计探析

本文详细分析了AES/EBU音频信号的编码、格式结构,结合调频同步广播激励器的设计,提出基于DSP的AES/EBU音频信号解码方案.并给出了实现方案的解码电路和程序流程.     

DVB中高效BCH解码器的ASIC实现

介绍了数字电视广播(DVB)系统中BCH(762,752)解码器的设计及ASIC实现,提出了一种高效多功能的解码方法,并在XILINX公司的Viaex4器件上实现了验证.BCH解码器的系统级利用算法仿真对解码器作性能评估:采用VerilogHDL描述其硬件功能,对RTL级进行仿真、测试、一致性验证、综合和优化,解决了多时钟、亚稳态、毛刺以及测试覆盖率不全的问题.     

基于BREW平台的H.264解码器的实现

介绍了H.264解码器在BREW平台上的实现方法,重点讨论了代码移植、优化和ARM编译过程中遇到的各种问题和相应的处理方法.并根据无线网络误码率高、误码常常造成播放中断等问题,实现了一种H.264解码器端的误码处理机制,使得解码应用程序的稳定性大大提高.在LG C910手机(ARM 9处理器)上的测试结果表明,对于QCIF格式的视频,在同时实现视频解码、显示以及QCP格式(QUALCOMM PureVoice)音频解码、播放等功能的情况下,优化后的H.264解码器仍可以达到9帧/s左右的解码和播放速度,满足了移动终端上的实时处理需求.     

通用音频解码器验证系统设计与实现

设计并实现了一个基于FPGA的音频解码器验证系统.同传统的验证系统相比,系统不仅具有很强的通用性,还具有良好的可扩展性和强大的图形化显示功能,可以很方便地对各种音频解码器进行片上验证.该系统的实现缩短了音频解码器的片上验证周期,有助于研究人员提高工作效率,具有很大的实用价值.     

Feig快速DCT算法及其处理器的体系结构设计

离散余弦变换是ＪＰＥＧ和ＭＰＥＧ中的关键技术之一。当前ＭＰＥＧ的普遍应用是在解码中使用，一个解码的例子是ＶＣＤ，ＩＤＣＴ是静止／运动补偿帧解码的关键部分。为了要得到较好的性能，ＩＤＣＴ通常被硬件逻辑实现而嵌入产品中，但该方法有一个缺陷。那就是ＩＤＣＴ的硬件逻辑实现不能完成ＭＰＥＧ所需要的其它功能，如音频解码，视频／音频的比特流可变长度解码等等。文中提出的Ｆｅｉｇ快速ＤＣＴ算法的并行顺序指令流实现Ｉ     

高质量、低复杂度的纯软件实时MPEG音频编、解码器

ＭＰＥＧ音频是高保真立体声音频压缩编、解码的国际标准,该标准采用与心理声学模型相结合的子带编码方案,算法计算量大,难以满足实时应用的场合。文章不仅从理论上分析了编、解码算法的基本原理,而且提出了快速算法,设计并实现了一个纯软件ＭＰＥＧ音频编、解码器。该软件可在不需任何附加硬件的Ｐｅｎｔｉｕｍ１６６ＭＨｚ计算机上对立体声音频信号进行实时编码和解码。     

单片音频解码芯片的设计

论文设计了单片音频解码芯片,完成了定点解码MPEG1/2音频部分的实时处理,并对解码过程中运算量大的IMDCT和综合子带滤波器两部分进行了优化分析。通过优化算法,使得18-36点的IMDCT仅需58次乘法和80次加法,综合子带滤波器输出一个样点只要15.75次乘法和14.75次加法,实时解码时芯片的工作频率仅为36.5MHz,芯片还使用分层总线架构,进一步降低了芯片的功耗。     

一种音频信息的时域非均匀误码保护算法

提出了一种基于循环不等保护码的音频可靠性传输方法。循环不等保护码通过一次编译码为音频信号的不同信息位提供两个误码保护等级f1,f2(f1>f2) 。译码时如果一个码字内的误比特数小于或等于f2,则采用循环码的一般译码算法译码;误比特数大于f2,则通过对f2子空间校正子的计算对高保护等级的信息位实现f1的误码保护。本方法可应用到音频编解码器的设计中。实验表明本方法能有效提高音频传输可靠性,一定噪声下语音信号的SNR值提高了2~5dB,并具有良好的听觉效果。     

机载遥控接收机译码电路设计

介绍一种由多个音频编码的遥控系统，并按照该系统编码的指令格式，采用了四线－十六线译码器译码和大功率驱动开关集成电路进行指令输出的电路形式，成功地为机载遥控接收机设计了一种新的译码电路。该译码电路不仅具有元件少，功耗低；体积小，重量轻之特点，而且译码准确，抗单音频干扰性能优良，很适合于该设备的小型化。     

基于VS1053和ADXL345的MP3播放器设计

为实现音频文件的播放和摇动控制,设计并实现了基于VS1053和ADXL345的MP3播放器。硬件上以SD卡作为音频、字库文件存储介质,选用芬兰公司的VS1053搭建音频解码模块,IAP15F2K61S2单片机通过SPI总线发送音频数据到VS1053解码播放,采用ADXL345完成加速度的测量。软件上使用FatFs文件系统模块挂接SD卡,高效地管理SD卡上的数据。人机界面上采用条形菜单方式进行管理,方便系统功能扩展。经过测试该播放器的播放效果良好。     

一种SoC架构的AVS硬件解码器设计方案

根据AVS音视频解码标准提出的算法设计了一种SoC架构的AVS解码芯片设计方案。该方案能够有效的减小纯硬件实现AVS硬件解码器的复杂度。采用软硬件协同设计的思想,降低解码器设计的难度,同时提高解码的灵活性。     

一种SoC架构的AVS硬件解码器设计方案

根据AVS音视频解码标准提出的算法设计了一种SoC架构的AVS解码芯片设计方案。该方案能够有效的减小纯硬件实现AVS硬件解码器的复杂度。采用软硬件协同设计的思想,降低解码器设计的难度,同时提高解码的灵活性。     

语音传输在远程教学中的应用

本文利用语音编码技术,对音频采集、回放、编解码进行了系统的研究,确定了语音教学中音频采样频率、编码模式、传送协议和包的大小、解码模式等技术参数,并开发了相应的远程教学软件系统。实际测试结果表明,该系统的音频传输丢失率小于1／10000,完全达到了计算机远程教学的技术要求。     

音频播放器的架构分析与关键技术的实现

通过对当前常见的音频播放器的分析,概括出了目前流行的几种音频播放器的实现方法,有简单的方法,也有复杂的方法,可以根据业务需要和编程能力选择适合自己的设计模式。文章使用C＋＋语言实现了音频播放器的解码及播放等主要模块,构建了1个完整的播放器。