简易数字频率计的设计分析

文章简单阐述了数字频率计在设计之前的理论分析,给出了数字频率计误差分析、灵敏度涵义、触发信号误差、信号时间间隔的测量等问题的理论分析,为数字频率计的设计打下了一定的基础。     

全数字锁相环的设计及分析

提出了一种利用FPGA设计一阶全数字锁相环的方法。首先详细论述了全数字锁相环的构成,分析了各个模块的工作原理,接着利用VHDL语言完成各个模块的设计,并给出了工作时序图,最后在理论分析的基础上建立了一阶全数字锁相环的数学模型。仿真实验验证了这种全数字锁相环实现的可行性,实验结果与理论分析基本一致。     

电视录象机的数字伺服系统分析

本文对电视录象机的数字伺服环路进行了理论分析,给出了PID数字伺服系统的理论计算方法,并以VO-5850P VTR为例,对VTR数字伺服系统中的磁鼓速度和相位伺服进行了具体分析。     

数字媒体演播系统理论体系及其应用研究

数字媒体演播系统已经引起国内高校和新闻媒体的高度重视和应用,基于7W传播理论提出数字媒体演播系统的内在原理、体系结构和应用模式等方面的问题,通过对现有数字媒体演播系统技术文献和应用实例的分析,提出了7W传播理论的不足及数字媒体演播系统的体系结构和应用模式,并分析了相关核心技术和相关技术发展方向。在总结数字媒体演播系统特征基础上,对数字媒体演播系统在课件制作上的应用提出了建议和应用模式。     

基于DSP Builder的MSK调制解调系统设计

阐述了DDS(直接频率合成)的基本理论,并对其理论实现做了详尽的理论分析。在此基础上介绍了采用DDS进行MSK(最小频移键控)数字调制的一般方法,还讨论了差分解调的一般理论,推导出了相关理论结果。最后介绍了采用美国Altera公司推出的快速FPGA开发环境DSPBuilder系统设计工具进行数字系统设计的一般方法,并采用此方法在FPGA芯片上实现了MSK数字调制解调系统。     

彩色图像数字半调处理及误差分析

阐述了彩色图像数字半调处理的理论与技术,包括彩色图像数字半调处理系统,有序抖动数字半调技术、误差扩散数字半调技术,对两种技术进行了误差分析,并给出了试验结果。     

数字重采样误差对解调性能的影响分析

采用带通采样的接收端往往要引入数字重采样。研究数字化中频系统中数字重采样误差对解调信噪比的影响。介绍了数字重采样的基本原理以及数字重采样误差产生的原因,分析数字重采样误差对解调性能的影响,并仿真验证了理论分析的正确性。结合典型的调制编码方式对数字重采样误差范围提出了要求,为数字重采样的设计及实现提供了依据。     

浅谈写实电影中数字光效的创作功能和价值（下）

伴随电影技术革新,电影视觉光效的表现力尤为丰富。本文运用与传统光效比较的方法分析了数字光效在创作类型上的特点与优势,并总结出四种写实数字光效的创作功能：数字特效对现实光影的复原和完善;数字特效对现实光影的写实夸张;数字光效的意象性表达;超越镜像的写实光效创造。这四个功能通过与传统光效分析比较论证,以光色理论为研究理论基...     

浅谈写实电影中数字光效的创作功能和价值（上）

伴随电影技术革新,电影视觉光效的表现力尤为丰富。本文运用与传统光效比较的方法分析了数字光效在创作类型上的特点与优势,并总结出四种写实数字光效的创作功能：数字特效对现实光影的复原和完善;数字特效对现实光影的写实夸张;数字光效的意象性表达;超越镜像的写实光效创造。这四个功能通过与传统光效分析比较论证,以光色理论为研究理论基...     

数字储频技术发展刍议

描述了数字射频存储器（DRFM）的结构和工作原理,分析了数字储频技术在电子干扰方面的优点和影响数字射频存储干扰效果的几个参数,重点研究了数字储频技术和雷达反数字储频干扰的发展趋势,为DRFM干扰及反干扰的进一步研究应用提供了理论基础。     

基于自适应锁相环的高动态GPS信号载波跟踪算法

提出了一种基于四维卡尔曼滤波的自适应锁相环算法,并将该算法用于高动态GPS信号的载波跟踪.详细推导了卡尔曼滤波与数字锁相环之间的等效性,并给出了相应的环路更新步骤.仿真结果表明,该算法相对于采用固定增益数字锁相环的算法明显地降低了载波跟踪过程的均方根频率误差,提高了接收机的测速精度.     

以DDS为参考的PLL在现代电台设计中的应用

介绍了DDS(直接数字频率合成)技术及PLL(锁相环)频率合成技术的工作原理及特点,给出了现代电台设计中基于DDS的频率合成器的设计方案.采用DDS输出作为参考的PLL频率合成器非常适合用做现代电台的本振.     

一种低复杂度GPS载波跟踪环路设计

 GPS接收机载波跟踪环路的鉴别器和滤波器设计决定了跟踪环路的性能,也在很大程度上决定了GPS接收机的性能.本文在分析了传统锁相环和锁频环鉴别器算法的基础上,提出了一种锁相锁频环共用四象限反正切函数单元的鉴别器算法;同时,在研究了基于双线性Z变换积分器与矩形波数字积分器的滤波算法基础上,提出了一种基于矩形波数字积分器的锁频环辅助锁相环的滤波器算法.综合这两种新算法给出一种低复杂度的GPS接收机锁相锁频环设计方法.通过理论分析与仿真实验,证实该GPS载波跟踪环路设计不但具有良好的跟踪性能,且与传统设计方案相比具有运算量小,复杂度低,占用资源少等优点,更易于工程实现.     

一种改善频率合成器相位噪声的方法

在现代电子技术中,数字式频率合成器在通信、雷达等系统中得到了广泛的应用,其相位噪声直接影响到系统的整体性能。提出了利用变频锁相方法改善微波波段频率合成器的相位噪声,并进行了频域分析,给出了相应的环路滤波器的设计。最后的实验结果给出了变频锁相与直接锁相的频率合成器相位噪声比较,可以看出采用变频锁相方式的频率合成器的相位噪声有了很大的改善。     

全数字锁相环的设计

文章提出了一种运用Verilog硬件描述语言实现全数字锁相环的方法。首先详细论述了全数字锁相环的构成,分析了各个模块的工作原理,在理论分析的基础上建立了一阶全数字锁相环的数学模型,并给出了部分Verilog设计程序代码和电路系统的仿真结果,通过仿真结果对锁相环系统进行了简要的性能分析。     

基于FPGA同步电路的实现

同步是通信系统中一个重要的问题.在数字通信中,除了要获取相千载波的载波同步外,位同步的提取是更为重要的一个环节.介绍了一种基于FPGA同步电路的实现而提出一种数字锁相环的位同步提取电路的方案,并已成功地用FPGA器件实现了此方案.此时钟提取电路可以快速、准确地对串行输入信码进行位同步时钟的提取,即使输入码流中有毛刺现象...     

用90nm CMOS数字工艺实现的低抖动时钟锁相环设计

用90nmCMOS数字工艺设计实现了一个低抖动的时钟锁相环.锁相环不需要"模拟"的电阻和电容,采用金属间的寄生电容作为环路滤波器的电容.测试结果显示,锁相环锁定在1.989GHz时的均方抖动为3.7977ps,周期峰峰值抖动为31.225ps,核心功耗约为9mW.锁相环可稳定输出的频率范围为125MHz到2.7GHz.     

用90nm CMOS数字工艺实现的低抖动时钟锁相环设计

用90nmCMOS数字工艺设计实现了一个低抖动的时钟锁相环.锁相环不需要"模拟"的电阻和电容,采用金属间的寄生电容作为环路滤波器的电容.测试结果显示,锁相环锁定在1.989GHz时的均方抖动为3.7977ps,周期峰峰值抖动为31.225ps,核心功耗约为9mW.锁相环可稳定输出的频率范围为125MHz到2.7GHz.     

锁相环在SDH网络中的应用

在同步数字网络中,同步是数据流正确传输的基础,因此同步技术是数字传输领域的关键技术。为了实现网络的同步,业界普遍采用锁相技术,因为锁相环的性能优越,尤其是数字锁相环的可调范围更宽而且更容易实现。文中以SDH(同步数字系列)技术为例,介绍了以锁相环为基础的同步技术的原理和特点,根据SDH网络中的同步结构和方式,提供了锁相环在SDH网络同步中的具体应用方案,着重分析了这种结构的特性。这种方案在实际应用中有较好的稳定性,对各种网络的同步是一种很好的参考。     

PSK解码同步电路的改进与实现

PSK解调器是航天测量船船载遥测终端遥测解调单元的重要组成部分,该解调器中的码同步电路是实现遥测正常解调的基础。目前船载遥测终端PSK解调电路仍然采用数字锁相环技术。这里探讨采用一冲新型电路代替数字锁相环,以提高电路对码同步的提取性能。并通过理论分析证明,新的改进方案优化了PSK解码同步电路的性能,提高了精度,扩展了带宽,缩短了时间,增强了可靠性。