共查询到20条相似文献,搜索用时 78 毫秒
1.
专用可编程集成电路(ASICApplicationSpecificIntegratedCircuit)是速度快、集成度高、用户可编程的逻辑器件。近几年,在数字系统和计算机外围接口电路设计中ASIC得到了广泛的应用。本文给出的用PLA模型设计时序逻辑电路的方法不同于传统的时序电路设计方法,更适用于ASIC实现时序逻辑电路。文中给出了经过仿真和验证、功能正确的设计实例电路。 相似文献
2.
微电子抗辐射设计加固(Radiation Hardening By Design,RHBD)是指在电路设计中采用特殊版图或电路结构达到抗辐射电路的性能要求,且该电路应能使用标准商用生产线的工艺技术进行制造.论述了几种采用SiGe异质结双极晶体管(HBT)的逻辑电路设计加固技术. 相似文献
3.
组合逻辑电路传统设计方法是采用门电路组成设计形式,设计时所需门电路器件多,电路相对复杂,应用价值差。运用数据选择器设计组合逻辑电路方法,可以实现任何不同组合逻辑函数,从而实现组合电路设计,适应范围广,并且其设计电路简洁,接线方便,工作可靠性、稳定性高。因此利用数据选择器设计组合逻辑电路具有一定的应用价值,能解决常规门电路设计存在不足,提高电路设计水平。 相似文献
4.
5.
组合逻辑电路的设计实验
数字逻辑电路系统按功能的不同,可以分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路在任意时刻产生的输出只取决于该时刻的输入,而与电路过去的输入无关。常见的组合逻辑电路有数据选择器、编码器、译码器、加法器等。 相似文献
6.
7.
赵近 《电子产品可靠性与环境试验》1995,(1):14-20,6
本文简要地回顾了CMOS电路芯片上ESD保护电路设计技术发展概况,给出了在中小规模、大规模及超大规模各阶段的CMOS电路芯片上ESD保护电路的主流技术,双寄生的SCR结构VLSI CMOS芯片上ESD保护电路的最新设计技术,就其ESD保护原理、设计技术及取得的成果做了较详细分析和探讨。对于研制高密度、高速度的VLSI CMOS电路。开展高ESD失效阈值电压,小几何尺寸及低RC延迟时间常数保护电路的 相似文献
8.
9.
(接上期)
另外,如按传统的嵌入式微处理器的芯片体系结构和设计方法,为了满足多方面应用的需求,往往把功能设计得面面俱到,导致芯片的逻辑电路非常复杂,却不能产生理想的效果,并导致很高的成本和功耗.为此,需要在新的原理和结构的指导下,设计出创新的微处理器芯片的新系列产品,使芯片的结构能按照应用的需求来设计,以有效地利用芯片上的逻辑资源,动态地适应不同的应用要求,从而达到大大降低微处理器芯片的成本和功耗的要求. 相似文献
10.
一种新型的晶体管级改进Booth编码单元电路 总被引:1,自引:0,他引:1
文章提出了一种新的高速低功耗晶体管级改革Booth编码单元电路。该电路组合了CMOS逻辑电路和传递管逻辑电路,采用高速低耗XOR和XNOR电路,仅用了30个晶体管就实现了改进Booth编码。在0.35μm的工艺条件下,HSPICE的仿真结果表明,电源电压3.3V和频率100MHz条件下,该改进Booth编码电路的延迟为0.34ns,平均功耗为0.13mW。 相似文献
11.
叙述了一种新型TTL非门电路的设计思路,电路工作原理和调试实验,人析了其集成的可行性,说明了新电路如何克服现有的TTL非门电路自身的弱点,使其工作更加稳定可靠,这种新型TTL门电路的应用提高了数字逻辑电路工作的稳定性。 相似文献
12.
通过把阈值逻辑应用在能量回收电路中,提出了一种新的电路形式——能量回收阈值逻辑电路(energyre-coverythresholdlogic,ERTL).阈值逻辑的应用,使ERTL电路的门复杂度大大降低,同时进一步降低了功耗.分别以ERTL电路和静态CMOS电路设计了4位超前进位加法器,两个加法器采用相同的结构.ERTL加法器逻辑电路的晶体管数目只占静态CMOS加法器的63%,与现有的能量回收电路相比,硬件开销减少.设计使用的是TSMC0.35μm工艺,分别在3V和5V工作电压下对电路进行Spice仿真.仿真结果显示,在实际的工作负载和工作频率范围内,ERTL电路的能耗只有静态CMOS电路的14%~58% 相似文献
13.
通过把阈值逻辑应用在能量回收电路中,提出了一种新的电路形式--能量回收阈值逻辑电路(energy recovery threshold logic,ERTL).阈值逻辑的应用,使ERTL电路的门复杂度大大降低,同时进一步降低了功耗.分别以ERTL电路和静态CMOS电路设计了4位超前进位加法器,两个加法器采用相同的结构.ERTL加法器逻辑电路的晶体管数目只占静态CMOS加法器的63%,与现有的能量回收电路相比,硬件开销减少.设计使用的是TSMC 0.35μm工艺,分别在3V和5V工作电压下对电路进行Spice仿真.仿真结果显示,在实际的工作负载和工作频率范围内,ERTL电路的能耗只有静态CMOS电路的14%~58%. 相似文献
14.
15.
16.
在高阶宽带电路交换专用集成电路(ASIC)芯片设计中,输入数据的帧定位和数据重排操作需要占用大量的逻辑电路.文章提出了一种流水线结构的帧定位电路设计方式,给出了STM 16码流的帧定位和数据重排的两种不同电路设计实现方案.试验结果表明,采用流水线结构设计实现的STM-16帧定位电路,可明显减小电路规模,降低芯片功耗,提高芯片的可靠性和整体性能. 相似文献
17.
18.
开关信号理论与绝热CMOS电路设计 总被引:1,自引:0,他引:1
重新定义了钟控信号的表示方法,发展了适用于绝热电路的开关级设计理论.设计了实现全部钟控信号的基本单元电路,这些电路包括单轨和双轨结构,并给出了它们的多种级联方式.所提出电路的功耗与其他绝热电路相当,并工作于二相正弦功率时钟,因此可降低时钟电路的设计难度.这些电路可分别应用于需要基0信号和基1信号的绝热电路设计中.与以往大部分绝热电路不同的是,应用所提出的电路结构可以实现在同一时钟相位有多级电路同时参加运算.这一特性可以有效减少实现复杂逻辑电路时的等待时间以及实现流水结构时所需插入的缓冲器数目.通过对基0信号2∶1数据选择器 相似文献
19.
20.
重新定义了钟控信号的表示方法,发展了适用于绝热电路的开关级设计理论.设计了实现全部钟控信号的基本单元电路,这些电路包括单轨和双轨结构,并给出了它们的多种级联方式.所提出电路的功耗与其他绝热电路相当,并工作于二相正弦功率时钟,因此可降低时钟电路的设计难度.这些电路可分别应用于需要基0信号和基1信号的绝热电路设计中.与以往大部分绝热电路不同的是,应用所提出的电路结构可以实现在同一时钟相位有多级电路同时参加运算.这一特性可以有效减少实现复杂逻辑电路时的等待时间以及实现流水结构时所需插入的缓冲器数目.通过对基0信号2∶1数据选择器和基1信号全加器的设计及SPICE模拟,验证了所提出设计技术的有效性以及电路的低功耗特性. 相似文献