片上模拟锯齿波发生器的实现方法

介绍了基于线性直方图法测量模-数转换器性能的片上模拟锯齿波发生器的实现方法.锯齿波的稳定幅度是通过校准电路来实现的.通过校准,锯齿波的幅值变化量可控制在很小范围内.应用不同的实际电路可得到相似的校准结果.     

支持多播路径传输的片上网络并行测试方法

针对基于NoC互连方式,具有多播路径传输功能的多核系统芯片,提出多播路径测试方法（Multicast paths testing method,MPTM）。首先,提出同构核的测试访问路径生成（test access path generation,TAPG）算法,消除路径死锁。其次,提出了支持片上响应比较的多播测试机制。最后,利用NoC中的虚通道设计,优化多条测试访问路径组合。实验结果表明,本方法比串行测试方法至少减少85%的测试时间;随着网络规模的扩大,效果更好。实验证明,同构核的集中分布也有利于进一步减少测试时间。     

片上网络互联的划分测试

在伪穷举测试的基础上,提出了一种片上网络互联的划分测试。将片上的资源（主要是路由器和通道）按一定的方法划分为4个区,然后采用伪穷举测试的方法分别对每个分区进行测试。实验证明,随着芯片规模的增大,本方法比伪穷举测试减少了测试时间和测试包数,降低了测试功耗,缩小了片上报错的范围。另外,本文还在划分测试的基础上提出了一种错误定位的方法,可以将出错的路由器或通道定位到出错分区的具体位置。     

基于“包-电路”交换的双环片上网络设计

针对包交换片上网络(NoC)在大量数据通信情况下性能较差的弱点,提出了一种基于“包-电路”(PCC)交换的环形拓扑结构片上网络(DRNoC)设计架构。首先这种双环形拓扑结构由内外两环构成,可实现环内或环间双向通信,环上节点数目可拓展。其次DRNoC路由器通道可配置为桥节点或环节点路由器两种类型,相比于2D-Mesh型通道数减少,结构更加简单,资源消耗更少。最后提出了针对DRNoC的双环动态路由算法(DDRA),该算法无需在每个路由节点都进行输出方向的译码判断,在头包建立受阻时,根据网络情况选择其他路由路径,最大程度保证数据同环传输基础上跨环传输,有降低头包建立的等待时间,提高吞吐率。实验表明,在大量数据通信情况下,搭载DDRA算法的DRNoC的硬件资源开销降低的同时能够降低网络平均包延时提升平均吞吐率,有效地改善了网络性能。     

支持内嵌IP芯核测试的片上网络路由器技术研究

微系统芯片测试中一个主要问题是对内嵌IP芯核的测试存取。对于基于片上网络的微系统芯片,可复用片上网络测试内嵌IP芯核,提出了支持内嵌IP芯核测试的片上网络路由器结构,分析讨论了测试模式下的无拥塞路由算法,片上网络路由器分析模型以及在片上网络平台上的测试存取链配置方法。使用VHDL硬件描述语言实现了在FPGA芯片中可综合的二维Mesh片上网络,建立了片上网络测试平台,可用于分析被测芯核的测试时间和路由/交换算法。最后,使用测试基准电路集ITC’02中的微系统芯片基准电路d695进行了实验验证。     

基于关键IP核加固的片上网络容错机制

片上网络中的路由器故障将导致与其相连的IP核不能通信,严重影响了片上网络的性能.因此提出一种基于片上网络2D-mesh结构的容错机制,通过将关键IP核的资源网络接口与相邻节点的资源网络接口相连进行IP核的加固,在每个路由器的各个端口中配置邻居节点状态寄存器标示邻居节点的好坏,在路由计算时通过检查寄存器绕过故障路由器,同...     

基于SystemC的三维片上网络仿真器设计

多处理器片上系统对通信带宽的要求与日俱增,结合三维集成电路和片上网络的优点,三维片上网络(3DNoC)被提出以满足高性能、多功能、缩小芯片面积等设计要求。为了在设计初期进行系统的性能仿真,建立1个周期精确的可配置仿真器显得尤为重要。基于SystemC环境设计了1个系统级三维片上网络仿真器,该仿真器包括处理器模块、存储器模块和互联结构模块,并且支持并行程序在仿真器上运行,能够在设计初期对加载了应用程序后的系统性能进行仿真。使用该仿真器,可以进行三维片上网络的互联结构,路由算法和程序运行性能等方面的探索和研究。     

三维片上网络TSV复用容错策略

三维片上网络结合了垂直互连技术所带来的优势和片上网络所具有的可扩展性的优点,大大提高了系统的性能,降低了功耗.但目前的制造工艺使得用于垂直互连的硅通孔(TSV)的产品良率仍然较低,严重影响三维片上网络系统通信的可靠性.以往处理TSV硬故障一般是通过添加一定数目的冗余链路来达到容错的目的,但这种方法会带来较大的面积和功耗的开销,并且只能处理数量有限的TSV故障.不添加冗余链路,通过对故障链路中功能良好TSV的复用,将数据微片多次传输,达到容TSV硬故障的目的.通过添加ECC编码解码模块来达到容瞬时故障的目的.实验分析表明,该设计方案在保证系统可靠性的基础上还具有较高的吞吐量与较低的延时.     

光片上网络MRR故障检测方法研究

光片上网络(photonic network-on-chip,PNoC)是下一代片上网络互联的趋势和典范,MRR(microring resonator)是PNoC中的关键器件,然而由于制造缺陷,且MRR对温度波动高度敏感,MRR极易发生故障,如何检测MRR故障是十分重要并亟待解决的问题。针对该问题提出了一种基于故障检测图的MRR故障检测方法,将n端口的光路由器建模为完全加权有向图并且建立MRR故障模型,通过完全加权有向图与故障模拟,确定基于MRR故障模型和故障检测图的故障检测方法。实验结果证明,在单故障和双故障模拟下,该方法均能够获得满意的故障覆盖率。     

片上可重构阵列容错方法研究

设计了一种具有容错能力的可重构阵列,它以2D-Mesh型片上网络(Network-on-Chip,No C)路由器作为互连单元,以精简指令集的处理器为计算单元,这种结构适用于数字信号处理等应用领域。对于阵列互连结构中的瞬态故障,采用三模冗余、扩展海明码和检错重传的方法对其进行容错,使用连线内建自测试(build-in self-test)与自修复及自适应路由的方法对互连结构中的永久故障进行容错。对于计算单元失效的情况,模仿生物体胚胎细胞的分化机制,通过调整相关配置信息实现计算任务的重新分配,从而实现容错。将一个19阶的音频FIR带通滤波器映射到3×3的容错可重构阵列上,分别对其运算和容错能力进行了验证,结果表明系统可以实现预期的运算功能,且具有较强的容错能力。     

基于IEEE 1500标准的IP核测试壳设计

随着集成电路规模的不断扩大,基于IP核复用的SOC设计技术被广泛应用,但是由于IP核的来源不同,设计标准的不兼容等因素,使得SOC的测试变得越来越困难。IEEE1500标准设立的目标是标准化IP核提供商与用户之间的测试接口,简化核测试信息的复用。本文在研究IEEE1500标准的硬件结构基础上,讨论了1500的测试指令集,然后以基准电路集ISCAS89中的s349时序电路为例,对其进行全扫描设计之后,详细说明了基于IEEE1500标准的IP核测试壳各部分的设计过程,最后通过仿真实验,验证了在不同测试指令和故障模式下,测试壳的有效性。     

智能变电站无线站域测试系统的同步策略研究

为解决智能变电站现场站域测试时无线分布式数据的时间同步问题,提出了一种适用于无线数据通信的多终端同步控制策略。介绍了智能变电站的站域测试系统及其实现的关键性问题,说明了网络传输延时不确定对IEEE 1588网络时钟同步协议的影响,研究了基于单点对多点无线通信系统同步的样本滤波、同步校正、时域跟随等问题,并给出了实施方案。实验结果表明,无线通信下经同步控制后时间精度可达微秒级,能够满足智能变电站系统级测试对时间同步的需求。     

计及谐波的功率因数测量方法

针对谐波污染严重的电网,为了能精确计量用户端负荷的功率因数,减小计量误差,对用户进行合理公平地奖惩,有必要对《功率因数调整电费办法》中定义的功率因数计算方法进行改进,并提出一种准确的功率因数计量模型。主要分析了谐波背景下电费办法中定义的功率因数的合理性,首先指出了正弦系统接入谐波源后,线性无源阻感性负荷用户的功率因数测量值变小,这意味着线性用户不仅受谐波危害,还要支付更多的电费;然后,结合仿真对此进行了验证;最后,根据谐波责任划分的原则,计及谐波的影响,给出了基于IEEE.Std 1459-2010的新的功率因数计量模型,该模型不仅可以为供电部门合理、公平地计量提供一定的参考依据,还为进一步完善考核计费标准提供重要的借鉴意义。     

电力系统谐波与不平衡污染程度评估指标的研究

在电力系统中,谐波与不平衡会导致线损增加、设备被损坏、电能计量不准确等诸多问题。但是目前并没有一套固定的指标来对谐波与不平衡污染程度进行评估。针对该问题,根据IEEE Std 1459-2010功率理论和其对视在功率的分解方法,提出了一套适用于非正弦不平衡条件下新的谐波与不平衡污染程度评估指标。对传统评估指标的合理性进行了分析;针对传统评估指标的缺点,分别给出了单相系统和三相系统中新评估指标的定义;最后在Matlab/Simulink中搭建仿真模型,比较传统指标与新指标的评估效果。分析结果表明,新指标能够准确和全面地对谐波和不平衡污染程度进行评估。     

基于SoC规范的存储器内建自测试设计与对比分析

集成电路深亚微米工艺技术和设计技术的迅速发展使得SoC存储器的测试问题日益成为制约其技术发展的“瓶颈”。为解决SoC中存储器走线和多IP核测试等问题,本文从嵌入式核测试标准IEEE P1500出发,采用了基于该规范的专用硬件方式内建自测试的设计及实现方法,并通过与传统的存储器内建自测试结构进行比较和分析,证明了基于该规范的内建自测试方案可以在满足功耗约束下减少走线,实现多IP核测试。     

中国与美国输电线路原状土基础设计方法对比

《输电结构基础设计和试验指南》（IEEE Std 691-2001）是由美国电气和电子工程协会输配电委员会主编,其成果经过了大量的试验验证,是美国输电线路基础设计的主要依据,在世界许多国家被广泛地采用和借鉴,了解其标准对我国的电力建设以及涉外工程有着重要意义。掏挖基础和挖孔桩基础是在输电线路中应用最为广泛的原状土基础型式,本文对中国和美国该基础型式的设计方法进行介绍和对比,结果可为输电工程技术人员提供参考。     

雷电流幅值概率计算公式

雷电流幅值概率是表征雷电活动频度,计算雷击闪络率的必要参数.通过累积概率函数和概率密度函数比较了实际雷电流幅值分布和规程中概率分布公式计算结果,发现实测值所对应的雷电流幅值概率和规程法公式存在很大的差异,该差异随雷电流幅值的减少而增大.通过比较实测值和IEEE标准推荐公式等其他类似公式,认为上述公式与实测雷电流概率分布...     

基于IEEE 1500标准的IP核内建自测试设计

针对内建自测试（BIST）技术在SoC测试上的应用问题,提出了一种在IEEE 1500标准下对IP核的BIST设计方法。该方法根据IEEE 1500标准的测试结构和规范研究讨论了测试壳的各个组成单元,实现了测试壳在各种工作模式下的指令操作,并结合BIST的工作原理设计了测试控制器的结构和工作流程。最终以8位超进位加法器为例,在Quartus II环境下对整个测试系统进行了功能验证。验证结果表明,IEEE 1500测试壳可在BIST控制器作用下正确完成指令和数据传输,本设计对IP核的测试功能有效可行。     

高移动性主机的移动IP管理方案

传统移动IP的注册方式会导致过多的注册开销和较长的注册时延。文中提出了一种不同于HMIP的通过代理级连的移动IP移动性管理方案,通过代理的级连来减少网络信令开销。仿真结果表明该代理级连的方案可以减少移动IP的总体传输开销。     

公交一卡通互联互通系统压力测试平台的研究

在公共交通一卡通互联互通过程中,改造后的终端、IC卡与后台系统之间存在交易数据特殊性,结合三者联合压力测试的需求,设计高效率、参数可控的压力测试平台系统,在该平台上终端、IC卡与系统的软硬件性能、压力均可测试。同时,系统将测试功能扩展到终端读写错误率、IC卡读写距离、闪存及交易时间等测试项目。实际运行的效果证明,系统能较好的实现一卡通互联互通过程中压力测试等多项测试需求。