防火墙寄存器技术的FPGA低功耗布线算法研究*

针对减少毛刺能够有效地降低电路功耗,提出了一种基于防火墙寄存器技术的FPGA低功耗布线算法。在布线过程中,一方面运用算法增加防火墙寄存器滤掉毛刺;另一方面通过修改代价函数,动态地调节输入信号的路径,使信号到达查找表输入端的时间基本趋于一致,从而有效地减少毛刺,降低电路的动态功耗。实验结果表明,在运算时间相同的情况下,与其他算法相比,该算法平均能消除约72%～81%的毛刺,降低约4%～8%的功耗,减少约23%～26%的关键路径延时,而只增加4%的触发器。     

基于FPGA的可变长度移位寄存器优化设计

结合FPGA的结构,针对高速数据采集系统中触发控制单元的特点,提出了采用优化结构的可变长度移位寄存器改进基于FPGA的触发控制单元的方法,同时从器件的搭配和寄存器结构两方面探讨了可变长度移位寄存器的优化方案,并给出了应用示例。     

基于规则的寄存器传输级ALU工艺映射算法的研究

提出寄存器传输级工艺映射（RTLM）算法，该算法支持使用高层次综合和设计再利用的现代VLSI设计方法学，允许复杂的RT级组件，尤其是算术逻辑单元（ALU）在设计中重用，该映射算法使用目标ALU组件来实现源ALU组件，映射规则通过表格的方式给出，此算法对于规则结构的数据通路特别有效，应用k阶贪婪算法的实验结果表明，RTLM在高层次综合中对数据通路组件再利用是一种有效的方法。     

一种改进的快速逻辑综合算法

逻辑综合是数字系统自动化设计的重要理论之一。通过对经典的改进Q－M算法的潜心探索和深入研究，结合在线式PLD芯片解析这一实际问题，提出了几点改进，使得软件在运行速度和空间占用上有了很大改进。经过实践检验，该软件运行结果正确，符合PLD解析系统的要求。     

从概念程序表示到C++过程蓝图的映射

文章给出了与程序实现语言无关的概念层抽象逻辑结构图程序表示到C＋＋过程蓝图的平滑过渡方法和映射规则,给出了概念层和逻辑层抽象逻辑结构图的有效性定义、导出C＋＋逻辑层抽象逻辑结构图的有效性定理及其证明。     

基于TPM的系统综合技术性能评估方法研究

技术性能度量(TechnicalPerformanceMeasure)定义为评估一个系统达到其性能要求程度的度量指标,评估一个系统时可以根据对系统的要求定义若干个技术性能度量指标,这些指标反映了系统各个局部性能状况,却没有反映系统整体性能状况。本文在探讨技术性能度量(TPM)的基础上,提出了基于TPM的技术性能综合度量指标的概念,在分析的基础上提出了对TPM指标的规范化处理和指标综合的方法,结合实例进行了应用分析。     

抽象逻辑结构图C++逻辑程序到概念程序的逆向映射

文章给出C++过程蓝图逻辑程序表示到抽象逻辑结构图概念程序表示的逆向映射规则。在定义概念结点与C++逻辑结点之间双向映射函数的有效性概念基础上,进一步给出双向映射函数的有效性定理及其证明。     

基于FPGA的芯片设计技术

现场可编程门阵列(Field Programmable Gate Array即FPGA)器件,这个几年前在国内还鲜人为知的可编程逻辑器件的新秀,以其集成度高、开发周期短,可随时修改设计等一系列优点,已在许多单位得到了应用。本文以美国XILINX公司生产的X3000系列FPGA为例,探讨基于FPGA的芯片设计技术。     

多通道快速数据栈区的设计

利用在系统可编程逻辑器件ispLSI6192芯片构造 4个双向并独立的 12 8× 9位FIFO高速数据存储栈区 (FIFO) ,并利用芯片内部快速进位逻辑建立快速地址寄存器和地址自动加 1计数器 ,同时利用该芯片的门阵列建立FIFO控制逻辑 ,控制逻辑分别对 4个FIFO栈区进行读写管理控制 ;即将系统的高速数据栈区及其控制逻辑功能做在同一个芯片上 ,从而提高计算机数据管理通信的速度、效率 ,以及提高系统的集成度和降低系统的故障率     

一种CPU和FPGA的快速交换数据方法

为了提高CPU读写FPGA的速度,提出了一种基于Burst方式的CPU和FPGA快速交换数据的方法.CPU在完成第一次读写之后,FPGA会记录该地址,并使双口RAM的地址自动递增,不需要CPU再给出地址,这样CPU可以操作多个连续地址中双口RAM的数据.经过测试,该方法可以大大提高CPU和FPGA进行数据交换的速度.     

一种低硬件开销的高级加密标准设计

在智能卡、PDA等便携式设备中,希望使用面积小的密码芯片。通过对AES算法进行结构优化,有效地减小了硬件实现时的开销。使用Verilog HDL语言设计并在Altera APEX20K器件中验证通过,设计集成了加密／解密模式及所有3种密钥长度,为进一步的VLSI实现提供了FPGA原形验证。     

针对MUX-LUT混合结构的FPGA工艺映射算法研究

针对具有MUX-LUT混合结构的FPGA芯片,提出一种对其进行工艺映射的面积优化映射算法．该算法的内容包括逻辑门电路到MUX网络的转换方法,MUX网络到FPGA芯片逻辑单元的映射方法．文中算法采用模式匹配的方法除去电路中的冗余MUX,以减少映射结果的面积开销．应用测试电路分别对该算法和Xilinx的Foundation系统对XC4003E芯片的工艺映射结果进行了比较测试,并给出了测试结果。     

基于FPGA的快速傅立叶变换(FFT)处理器的设计

文章针对目前数字信号处理中大量采用的快速傅立叶变换(FFT)算法采用软件编程来处理的应用现状,在对FFT算法进行分析的基础上,给出了用FPGA(Field Programmable Gate Array)实现的8点32位FFT处理器方案,并得到了系统的仿真结果.最后在Altera公司FLEX10K系列FPGA芯片上成功地实现了综合.     

BDTI研究认证以DSP为核心的FPGA设计的高级综合流程

以往,手写RTL代码在FPGA上实现的高强度应用通常能实现较高的质量,但是生产力不高;而用DSP处理器实现的应用生产力虽高,但结果质相对较差。权衡可编程DSP处理器和FPGA的使用问题时,开发时间对许多系统设计人员而言都是一大障碍。BDTI的评估显示,高级综合工具可以在很大程度上消除这一障碍,能够简化DSP开发人员用FPGA实现设计的工作。     

一种基于SAT的FPGA映射优化算法

为了提高FPGA技术映射算法的质量,提出了一种基于布尔可满足性(SAT)的算法,在实现系统功能的前提下,可以将一个子电路映射到数量最少的查看表中。通过将该算法迭代应用于已经完成映射的电路局部,在许多情况下,可以使用更少的查看表来完成。     

基于FPGA实现快速移位器的设计方案比较

该文讨论了在FPGA中的用高层次设计方法实现快速移位器时,对不同位数的移位器,全译码,部分译码和全编码三种实现方案如何选取。     

FPGA设计及多片FPGA进行ASIC设计验证的探讨研究

在ASIC设计中，校验是一个非常重要的部分，一般先要进行FPGA验证。FPGA验征有一整套严格的流程；随着ASIC设计越来越庞大、越来越复杂．单片FPGA已不能满足设计验证要求．多片FPGA验证应运而生。多片FPGA验证还处于起步阶段，其验证方法和工具有很大的研究和发展空间。     

一种水下航行体参数快速传输系统的FPGA实现

在水下航行测试过程中,需要对各种运行参数、弹道轨迹进行实时记录,记录数据最终传到数据处理设备上进行分析处理;由于航行体在长时间运行过程中记录的数据量非常大,在对数据进行提取时,传统的RS232传输方法速度较慢,即使采用CAN总线进行数据提取,也会花费大量时间,严重影响测试效率;通过系统分析,设计一种使用FPGA实现USB高速传输的方法进行数据提取,该方法可以明显改进航行体数据提取效率,在航行体工程设计中具有重要价值。     

用设计约束实现FPGA性能的最优化

除了硬件描述语言本身的功能之外,设计约束是影响FPGA性能的重要因素。合理的设计约束能帮助设计者在设计流程的各个相应阶段通过优化来满足设计目标。本文以莱迪思公司的FPGA设计工具为例,论述如何用设计约束实现FPGA性能最优化。     

自适应定阶的快速Burg算法设计与FPGA实现

针对信号频谱分析的实时性要求,设计了一种适用于短序列的自适应定阶的快速Burg算法硬件加速电路。以FPGA为平台进行实验,将快速Burg算法与最终预测误差(Final Prediction Error,FPE)准则结合可做到自回归(Auto-Regressive, AR)参数自适应定阶。实现了灵活控制的并行二级流水线结构和并行化计算单元,同时优化了存储单元,达到速度与面积的平衡。实验结果表明,该算法对短序列也能准确地估计信号频率,与Burg算法硬件实现方案的计算时间对比,该算法将运算时间降低了75%,确实起到了加速作用,并且节省了内存空间,符合设计要求。