一种CORDIC算法的FPGA实现

在数字化中频接收机中,为了实现相干解调,接收端的数控振荡器需要产生一个本地相干载波,其频率和相位必须与发送端载波的频率和相位严格保持一致,因此需要用到arctan函数计算相位差。研究了一种基于CORDIC算法计算arctan函数的方法,提出了基于CORDIC算法实现arctan函数运算的硬件流水线实现结构,并在芯片上进行仿真实现,仿真结果表明,其输出误差较小,与理论值基本一致,利用其可实现数字载波同步中鉴相、鉴频功能。     

基于CORDIC实现MPSK调制器

本文介绍CORDIC原理，提出基于CORDIC实时计算正弦值的DDS设计方案：用MATLAB／Simulink DSPBuilder和Quar-tusⅡ仿真，以FPGA作为硬件载体直接实现MPSK调制器；结果表明该方案节省了FPGA的硬件资源，提高了频率和相位分辨率。     

基于改进的CORDIC算法的FFT复乘及其FPGA实现

根据定点FFT中旋转因子所对应的CORDIC旋转方向可预先求解的特点,改进了CORDIC算法中旋转方向的计算方法,在节约乘法器资源的同时兼顾了速度与精度的要求,并基于改进的CORDIC算法,利用FPGA实现了这种FFT复乘模块。仿真结果表明该设计可行,具有一定的实际意义和应用前景。     

CORDIC算法在FPGA中的实现

CORDIC算法是在许多角度计算方面有着广泛应用的经典算法,通过考虑FPGA的结构、精度局限和速度要求,采用流水线技术(pipeline),在FPGA上用CORD IC算法实现了对于大吞吐量数据的向量倾角的计算,并对实际应用中内部步骤寄存器精度的选取给出了较为详细的方法。     

一种基于FPGA的高速自整角机数字解算方法

自整角机是广泛应用于轴角测量系统中一种非常重要的测量元件,现场可编程逻辑门阵列(FP-GA)技术近几年的发展使得利用硬件描述语言实现信号的快速实时处理成为可能。设计采用Spartan-3系列的XC3S400芯片,根据自整角机输出信号的特点和角度测量原理,利用Verilog HDL语言编程完成控制逻辑和自整角机角信息的解算。应用坐标旋转数字计算机(CORDIC)算法在FPGA中实现了反正切函数的计算,并引入改进的CORD IC算法以提高运算速度,节省硬件资源。经过测试,达到0.01°的轴角解算精度,角度解算区间达到[-360°,360°],并且,在不同的角度偏移量和不同的轴初始位置情况下都能获得满意的结果。     

基于CORDIC算法的高速正余弦函数实现架构

坐标旋转数字计算机算法（Coordinates Rotation Digital Computer （CORDIC） Algorithm）,其硬件结构实现简单,可以在硬件系统中实现包括乘、除、各种三角函数、自然对数和平方根在内的初等函数;针对图像处理对计算速度要求高的特点,本文采用了多级流水线的实现架构,可以明显提高CORDIC电路的工作频率;为了进一步地减少各级流水线的计算时延,电路中采用了运算速度较快的BKA加法器。基于Altera公司的FPGA（EP2C5F256C7）芯片的CORDIC算法架构综合,使其能够工作在188．38MHz的最高时钟频率。仿真结果表明本文提出的CORDIC架构能高速正确地实现CORDIC算法。     

CORDIC算法在正余弦函数中的应用及其FPGA实现

正余弦函数在工程实现中应用很广泛。常用的查找表方法实现简单,但占用存储器资源较多,计算精度与存储容量的矛盾比较突出;传统的CORDIC（坐标旋转数字计算）方法虽占用存储资源少,但硬件资源消耗大,且输出时延长。鉴于此,提出一种改进型的CORDIC算法,将查找表和CORDIC算法相结合,完成了该算法的设计仿真和基于FPGA的硬件测试;结果表明该算法能够利用少量硬件资源和部分存储资源,实现较高的计算精度和较低的输出时延。     

一种改进的2D-DCT的FPGA实现

DCT是图像处理和视频压缩中很重要的一部分,在JPEG、MPEG、H.26X标准中广泛运用.2D-DCT的FPGA实现广泛采用行列分解法,把8×8的2D-DCT变换分解为两个1D-DCT来做,其中1D-DCT的运算量集中在加法器和乘法器上.本方案将加法器和乘法器数量减少到最小,节省了硬件资源,其中乘法器采用移位求和的方法实现,并结合流水线操作,提高运算速度.实验表明只需要一个1D-DCT模块就可实现2D-DCT变换.     

采用CORDIC流水线结构的FFT处理器的改进

CORDIC流水线结构因其高吞吐率及规整性,而很适合于FFT蝶形运算,但其缺点是耗资源多,本文从FFT中旋转因子固定不任意的特点出发,根据CORDIC基本旋转角度与缩放因子的对应关系和缩放因子之间的转换规律,对CORDIC流水线结构进行了改进,在蝶形运算速度不变的情况下,进一步减少所耗资源,在字长为16位的FFT中,每个旋转因子可用25位的控制序列来替代,从而使每个旋转因子的存储空间由32位减少到25位。     

基于贪婪CORDIC算法的非平稳信道衰落孪生技术研究

针对真实通信场景下的信道衰落孪生技术存在硬件成本高、实时性差的问题,基于贪婪坐标旋转数字计算（Coordinate rotation digital computer, CORDIC）算法及调频谐波叠加模型,给出了非平稳信道复合衰落序列的硬件模拟方案,在现场可编程门阵列（Field programmable gate array, FPGA）平台实现了大规模复指数实时计算。通过引入域折叠技术、贪婪角度记录单元和并行流水线结构,可减少硬件资源的使用,提高系统的实时性。此外,采用基于时分复用的多速率分级结构,进一步优化硬件资源。与传统查找表（Look up table, LUT）方法相比,本文方案消耗的硬件资源从17.89%减少到6.71%,与经典CORDIC算法相比,硬件延迟减少65.625%。硬件实测结果表明,输出信道统计特性的概率密度函数与理论值一致。     

基于CORDIC算法的NCO在FPGA中的实现

介绍如何利用CORDIC（Coordination Rotation Digital Computer）算法产生正余弦信号的实现过程基础上,研究并在FPGA中实现了基于流水线CORDIC算法的数控振荡器。仿真验证结果表明,该方法较之其它方法具有精度高、结构简单易于实现、节省资源且功耗低等特点,非常适合应用于高速高精度数字调制解调。     

基于CORDIC的梯度跟踪算法的FPGA实现

梯度跟踪算法在多飞行器测控及卫星移动通信中有广泛的应用,但现有的实现方案还存在很多缺点。该文以均匀圆阵为接收天线阵,在分析梯度跟踪算法原理及CORDIC算法原理的基础上,提出一种基于CORDIC算法与数字波束形成技术相结合的FPGA实现方案,给出电路实现原理图并使用Quartus软件进行了仿真分析,仿真结果表明该方案是正确、可行和有效的。     

并行CORDIC算法的研究及FPGA实现

本文讨论旋转模式下CORDIC算法的符号预测和迭代计算问题,采用并行计算方法来加速CORDIC算法。文中提出分段符号预测和增加校正迭代的符号预测机制,使用分段迭代展开和三输入加法树来完成CORDIC算法的迭代计算,有效地减少了计算的级数和硬件开销,提高了计算性能。最后,在Altera的StratixII芯片上实现了并行CORDIC结构。     

利用CORDIC算法在FPGA中实现可参数化的FFT

针对在工业中越来越多的使用到的FFT,本文设计出了一种利用CORDIC算法在FPGA上实现快速FFT的方法。CORDIC实现复数乘法比普通的计算器有结构上的优势,并且采用了循环结构的CORDIC算法大大节约了硬件资源。在FFT的结构上采用了2个16点FFT的计算模块来实现蝶形计算。通过地址控制器和RAM的配合,可以完成8点至2048点的虚部实部均为16位的FFT计算。     

基于FPGA的CORDIC算法通用IP核设计

分析CORDIC算法原理,设计出了迭代结构和流水线结构的CORDIC算法IP核.根据不同的初值可以实现正弦、余弦、双曲正弦、双曲余弦、反正切等三角函数,也可以通过组合实现对数、指数等复杂函数.最后对两种结构的IP核在速度、资源占用方面进行了对比.     

基于CORDIC算法的DDC实现

论文讨论的是基于CORDIC算法的DDC实现,给出了字长16bit的流水线CORDIC算法的结构图.在该流程图中,通过增设两级预旋转,以调整CORDIC算法的旋转角度覆盖范围,使其满足的设计要求.同时文章给出了系统相应的增益因子的调整方法,给出了流水线CORDIC运算器的VHDL实现以及QuartusⅡ环境下的仿真结果.通过对仿真时序结果与数值结果的分析,可以得出基于CORDIC算法的DDC实现可以满足高速数据流的应用环境.且运算结果精度较高.     

基于FPGA的旋转变压器CORDIC解码算法的研究

针对旋转变压器解码系统测量精度不高、解码周期长、占用FPGA资源多的问题,设计一种改进型流水线结构的旋转变压器CORDIC(座标旋转数字计算法)解码算法.通过分析反正切函数的特征,对旋转变压器的输出信号进行角度变换,对测量角度进行全平面扩展,将CORDIC解码算法中复杂的三角函数运算转化为一系列简单的移位和求和运算.算法以FPGA为硬件载体,采用Verilog HDL语言实现.研究结果证明,改进型的CORDIC解码算法测量精度可达1％,动态响应小于1μs,满足电机转速测量的高精度、低延时需求,对复杂环境下的电机转速研究和应用具有重要的价值.     

基于CORDIC算法的QAM调制系统的FPGA实现

提出了一种基于流水线CORDIC的算法实现QAM调制,可有效节省硬件资源,提高运算速度.用Verilog HDL对本设计进行了编程和功能仿真,仿真结果表明,本设计具有一定的实用性.