具有共享本地存储器的多微处理机系统

本文介绍一种多微处理机系统的方案。它是通过一条处理机间总线把五台微处理机模块以紧耦合方式连接起来。通过硬件轮流优先电路的裁决逻辑来实现处理机间总线的争用。每台微处理机模块包括专用存储器和共享本地存储器。本系统的主要特点是一台处理机模块可以通过处理机间总线访问另一台处理机模块的共享本地存储器。本系统主要采用硬件方法,而尽量简化软件。     

ICTnet远程计算机网络的节点机硬件

一、节点机结构本系统的通信子网的每个节点主要由下列三类部件构成,如图1所示.1.一台16位微处理机LSI11/23,称为节点计算机(NC);2.若干台规程处理机(PP).3.总线接口(BI).     

基于FPGA的运动目标检测系统

视频图像处理要求高速运算能力,在处理技术不断提高和算法复杂度不断提升的情况下,并行处理的可编程逻辑器件的高速运算能力和可重复执行多任务的特性在视频图像处理领域得到了极大的发挥。与传统的串行处理DSP芯片为核心器件的视频图像处理方案相比,单片FPGA芯片和嵌入其内部酌NiosII软核处理器不仅能够达到运算速度的要求,而且成本更低、设计更简单。系统由I2C模块、视频译码模块、存储模块和检测模块组成,模块之间由Avalon总线链接。系统基于QuartusⅡ、MATLAB和ModelSim软件工具设计与仿真．实验结果表明能够达到预期的要求。     

基于FPGA的运动目标检测系统

视频图像处理要求高速运算能力,在处理技术不断提高和算法复杂度不断提升的情况下,并行处理的可编程逻辑器件的高速运算能力和可重复执行多任务的特性在视频图像处理领域得到了极大的发挥。与传统的串行处理DSP芯片为核心器件的视频图像处理方案相比,单片FPGA芯片和嵌入其内部的NiosII软核处理器不仅能够达到运算速度的要求,而且成本更低、设计更简单。系统由I2C模块、视频译码模块、存储模块和检测模块组成,模块之间由Avalon总线链接。系统基于QuartusII、MATLAB和ModelSim软件工具设计与仿真,实验结果表明能够达到预期的要求。     

工艺和仿真要求对微程序设计的影响

微程序设计处理机的构造,在很大程度上是由(半导体)工艺水平和仿真任务的需要决定的。本文讨论LSI部件对可微程序设计的处理机的影响,特别是对大容量存贮器阵列、LSI微处理机(位-片结构)、可编程序逻辑阵列,以及高速移位器的影响。 本文的另一个论题是,微程序设计与“常规”程序设计的差别很小。我们主张,理解微程序设计的正确的途径是承认:微程序设计主要是应用于仿真任务的。我们回顾仿真(解释)任务的需要,并指出,为了高效率地完成仿真过程,可微程序设计的处理机必须具备什么样的能力。本文以可微程序设计的处理机的一种分类法为结束。 索引术语——仿真,解释,微处理机,微程序设计,半导体工艺。     

基于ARM的机车实时状态检测系统研究设计

介绍了一种基于嵌入式实时操作系统的电力机车状态实时检测系统,系统采用模块化设计,并为各模块设置适当的入口和出口参数,使得各模块相互之间的连接灵活方便,各个模块在μC/OS-Ⅱ实时操作系统的调度下协调工作.该系统可对机车的电力系统和运动机构进行信号采样,采样信号由CAN总线传输,经操作系统运算处理,同时经GPRS无线通讯系统将行车数据实时传给上位计算机,由地面专家系统实时分析机车的运行状态.该机车设备经过多次联机调试,仿真结果表明:该系统结构设计合理,工作稳定,车载显示和语音报警效果良好.     

HEP系统的操作原理

<正> 一、引言异构处理机(HEP)是一种大型科学数字计算系统。可同时执行许多串行或并行的程序,可组合起来执行大型运算课题。该系统的特点是:执行64位的浮点算术运算,实际存聍容量为12800万字,有单错校正双错检测能力(SECDED)和高性能的文件子系统;其模块设计允许系统字段扩充和可编程序的重新组合,以在部分系统难修期间能保持绝大部分系统照常运行。HEP系统的主要模块说明如下:     

微程序设计与位片(bit—slice)微处理机系统

目前关于单片微处理机的资料比较多,而位片微处理机(位片器件)的资料较少。本文简要的阐述了微程序计设与计算机系统结构的关系;分析了位片微处理机与单片微处理机的本质区别,位片微处理机的功能,指出位片处理机系统设计的主要技术是微程序设计;较详细地介绍了与位片数字系统有关的微程序设计技术:微指令格式设计、微指令的时间设计及控制存贮器的编址方式设计等硬件设计方法,特别强调了微程序设计辅助软件系统对位片微处理机系统设计的重要性。     

用高速光纤环状总线连接的局部计算机网络——GAMMA网的系统设计和结构

1.GAMMA网的设计原则对GAMMA网的设计,考虑了物理结构和逻辑结构两方面的特性.在物理结构上,本系统是采用高速光纤环状总线紧密连接起来的.这是因为:首先,我们着眼于高速通信子系统的实现,它可在几秒钟内传输达1兆字节的大容量文件.其次,在这个系统中,文件子系统可以看作是由后端处理机支持的.后端处理机的文件能从远程功能子系统存取.这样设计的环状总线能够和文件子系统的输入输出(I/O)通道一样快地传输数据,而不致成为本系统中的"瓶颈".第三,     

一个带有可变结构总线的常数排序处理机阵列

本文提出一个具有N1+ε台处理机和带有N1+ε个1-位(二进制位)的可变结构的总线系统的SIMD阵列处理机系统.其中,ε是任意小的正常数.它具有常数步排序能力.先前具有常数步排序能力的系统[7]其处理机台数为N3,所带可变结构总线为N2个s-二进制位的可变结构总线,其中,s=log2N.     

单总线多个微处理机系统的排队模型

前言 多处理机系统的应用已经愈来愈广泛,M.A.Marson等人指出多处理机系统目前已用于人工智能、工业过程控制、包交换系统等。实际上超级计算机也正在使用微处理机构成系统。因此,如何使多个微处理机所构成的系统使用效率最高,实在是个重要的问题。当然多个微处理机的连接方式是多种多样的,单总线的连接方式是常见的一种。本大讨论在这种连接方式下多个微处理机争用总线的分析模型,给出平均的有效的处理机个数的估计值。有关系统的排队模型、模型的分析解法、模型的推广及近似解法三个部分分别加以说明如下。     

X树型模块多处理机系统中的通信

1.引言处理机间的有效通信是多处理机系统的重要课题之一。在由数百甚至数千台微处理机组成的模块式的通用计算系统中,通信可能成为最重要的课题。在最近的文章中[7],我们为大型多处理机系统提出了一个新的体系结构作为下一问题的解答:“在大规模集成和超大规     

基于FPGA与TW2867的实时图像采集系统设计

核心板主要由FPGA+两片DDR2构成,负责实现视频图像处理的核心算法.系统充分利用了FPGA并行处理的能力,加上两片DDR2构建32位总线,整个系统的带宽高达10 Gbps;两片DDR2容量高达2 Gb,满足视频处理过程中对高缓冲区的需求.选用的FPGA为Altera公司Cyclone Ⅳ系列的EP4CE30F23C6N芯片,针对视频解码芯片TW2867、实现了I2C总线配置、VGA显示模块的设计.实验结果显示,本设计具有成本低、速度高、易于集成的优点.     

可适用通用机领域,硬件软件一体化的英特尔32位微型机概述

<正> 微型机也迎来了32位的时代。日本英特尔公司在美国召开的国际固体电路会议(ISSCC)上,首先发表了世界上最早的32位微处理机的“微型机主机电路片iAPX432”的内容。 iAPX 432除了具有小型化、低价格的微处理机优点之外,还画时代地具有与现在中型通用计算机同等的能力。它是用软件兼容的方法,在对小型机到中大型机以及其他广泛的领域中完全适用并首先研制的一种超大规模集成电路式处理机系统,而且能够大辐度降低和压缩为发展研究新体系结构与大规模应用系统的成本和时间。 32位微型主机电路片的概况如下: 1.组件及结构 iAPX 432由三片64条引线的四列直插     

附录E DEC系统1055和1077

DEC系统10可以是一个单处理机也可以是一个双处理机系统,它由一个主处理机和一个从处理机组成。两种处理机系统是1055和1077型(见图E-1)。 在双处理机系统里,每个处理机运行用户程序,调度自己,以及执行内中断指令。除这些任务外,主处理机还控制全部I/O设备以     

S—100696与IEEE796系统总线性能比较及其与Z8001微处理机的配合

一、绪言微计算机的系统结构采用面向总线的设计后,带来了简化硬软件的设计和系统结构,系统扩充性好,系统更新性好的优点。微计算机的总线可分为三种: 局部总线(或片总线)(local bus):连接微处理机片子,存贮器片子,外围接口片。在电路器件间建立标准通迅接口,如:ZCI总线(Z总线)即属于局部总线。系统内总线(intrasystem bus),简称“系统总线”。是插板级总线。它提供了构成微机系统插件板间的标     

无线CAN总线数据传送系统的研究

针对CAN总线存在布线不便、不适宜野外长距离传送的缺点,结合无线局域网技术实现CAN总线数据的无线传送,构建了简易通用的无线CAN总线系统.系统由两个节点模块组成,每个节点模块硬件由微控制器STC12C5410AD、CAN总线控制器MCP2515、CAN总线收发器MCP2551和射频无线模块RF903组成,并通过初始化程序、接收程序和发送程序加以控制.系统采用CAN总线分析仪进行CAN报文的收发.实测结果表明,系统传送的报文错误率为0,可实现无线通信.     

基于TS201的外辐射源雷达信号处理系统

针对基于电视伴音信号外辐射源雷达大数据量、高实时性、大动态范围的要求,本文设计了一种基于TS201DSP处理器的信号处理机,以作为该体制雷达的工程应用平台。该处理机通过DSP处理器级联的方式将算法分布于多级处理器,对雷达接收信号进行流水处理;在运算量大的处理环节,采用多片并行处理的方式提升运算能力和数据刷新率。系统设计中还规划了存储器和总线资源的分配,避免在数据传输和处理环节发生资源竞争。除利用多片处理器协同工作外,还在软件上对运算量大的核心算法针对处理器架构进行了优化,提升整体运算效率。经过外场试验,验证了本雷达信号处理平台性能良好,符合设计预期。     

冗余I/O模块切换方法的设计与实现

在工业过程控制领域,为了提高系统的可靠性与稳定性,一般都进行冗余设计。因此,设计了一种动态可配置的冗余I/O模块系统,包括控制器、I/O底座、I/O模块和通信总线。其中,冗余通信总线集成在I/O底座中,I/O模块可通过热插拔插入I/O底座。控制器对I/O模块进行配置,可设置成单模块运行或冗余模块运行,并把设置模式下发给I/O模块。I/O模块初始化为"初始化"运行方式。当接收到控制器下发的是冗余运行方式时,I/O模块进行状态决策,决策出主I/O模块和备I/O模块,并把决策结果反馈给控制器。备I/O模块周期性地监视主I/O模块状态,当发现主I/O模块丢失或故障等级高于本身时,则发送命令给对方,让其切换为备I/O模块,当前备I/O模块主动升级为主I/O模块。该方法通过高速通信的方式,实现了主备I/O模块的决策。     

基于PCI总线的多功能可定制数据采集系统

为满足航空电子总线数据采集系统的通用性和多功能性,设计了基于PCI总线的多功能可定制数据采集系统;研究了相关总线板卡的驱动函数;采用自顶向下和模块化的方法设计了数据采集系统的系统运行管理模块、数据采集显示模块、数据分析处理模块和记录数据管理模块;使用了多线程、多视图、双缓存和Teechart控件等关键技术.设计实现的数...