一种1Hz～1GHz时钟产生电路

针对自动测试系统中对定时同步时钟的新需求,本文介绍了一种新型时钟产生电路。该电路根据不同频段采取不同的方法实现时钟信号发生,最后通过多路复用器选择时钟信号输出。这种电路产生的时钟信号频率覆盖1Hz~1GHz、频率分辨率达到μHz级,用于PXI/PXIe总线定时与同步时钟模块中,满足了自动测试系统定时与同步的需求。     

HC02定时逻辑电路设计

一般来说,数字逻辑电路的工作是靠定时信号协调的:本文对HC02解码器中的定时逻辑电路作了校详细分析,对该电路所产生的定时信号及其在电路中的用途给予了必要论述。该电路对设计双相时钟或多相时钟电路有一定的实用参考价值。     

AMS7001随机存储器

AMS7001是一种新颖而使用方便的MOS随机存储器(RAM)。这种存储器采用MOS器件与电荷泵器件结合在一起建立和保持所存储的状态,所以使用这种存储元件时和静态的一样,不需要周期性再生。存储器内部含有几种与TTL电平相容的电路。地址缓冲寄存器、数据输入缓冲寄存器和读出放大器都是采用触发器电路,因而能高速操作。由于采用了几种省能器电路,限制了电路中的功耗。外部时钟信号中只有芯选信号(CS)需要MOS电平,而其它时钟输入全是TTL电平。     

利用PC机实现高速数据的精密定时采集

以ＰＣ机Ｉ／Ｏ扩展槽的两个空闲中断源为中断入口，采用简单、灵活的集成电路作为外部时钟电路，使晶报频率经过计数器分频而得各种时钟信号，然后利用ＰＣ机外中断功能，实现两级优先级中断。根据需要，可通过更换晶振的简便方法进一步提高定时精度和时钟速率，从而为完成各种高速数据采集提供了条件。利用本电路和程序，在８０２８６兼容机上实现了高速脉冲信号的精确定时采集，实践证明了本方法的优越性。     

基于SD2300的定时采集存储系统设计

以海流计的采集存储接口电路为例,介绍一种基于高性能单片机C8051F021、实时时钟SD2300和Flash存储器K9G8G08的数据定时采集存储系统的工作原理及其软硬件设计方法。实验结果表明,该系统具有定时精确、存储容量大、结构简单、操作方便、工作稳定可靠等特点。     

磁光盘驱动器同步信号处理系统的研究

分别研究了窄带滤波器同步时钟提取电路和锁相环定时提取电路的特点及其定时抖动和抗干扰性能,最后提出一种新型锁相环、窄带滤波定时提取电路。     

一种QPSK位同步电路的设计

本文针对QPSK调制信号，提出了一种立方内插、预滤波和Gardner定时误差检测相结合实现符号位同步的电路结构。在Matlab的Altera DSP Builder环境下实现该算法的设计,并进行功能仿真，最后在Ahera StratixⅡ开发板上FPGA实现了该算法。此电路已用于实际的接收机中，工作时钟频率最高可达到130MHz，能够纠正0.1％的定时误差，性能良好。     

低频低功耗高精度信号发生器的设计

本设计是基于单片机,锁相环,可编程分频,相位累加,存储器波形存储以及D/A转换器等组成的数字式函数信号发生器.输出的频率的大小由锁相环和可编程计数器来控制,最终由地址发生器对存储器中的波形数据扫描,单片机提供要输出的波形数据给存储器.这种方案电路简洁,不受单片机的时钟频率的限制,输出信号精度高,稳定性好,可靠性高,功耗低,调频、调幅都很方便,人机交互好,易于实现模块化设计.     

用E^2PROM制作序列发生器

序列发生器是一种以单位时间为基准，根据预先确定的时间间隔发出控制信号的装置。本文将介绍一个可由用户自行编程的序列发生器（电路图见图1），可重复编程一万次以上，电源切断后信息并不失落，且编程可由手工完成。电路中右部Out1～Out8为输出信号线，每线的内容即为控制序列；S5～S12为编程内容输入线；2817A为序列存储器；左部IC6～IC8和LED1～LED3为地址显示部分JC2～IC4为2817A的地址电路；最底部为时钟振荡电路。电可改写可编程只读存储器EEPROM（ElectricalErasableProgrammableROM）本电路的关键器件是EEPROM（E…     

TMS320VC33系统的硬件设计

本文针对浮点DSP芯片TMS320VC33芯片的结构特点,介绍了该芯片最小系统硬件电路设计的方法,并结合实际应用情况,介绍了相关的时钟电路、复位电路、JTAG仿真接口电路、外围存储器接口电路以及Boot的设计。     

一种新型分时段计费智能电表的设计

论文设计的智能电表采用单片机作为控制芯片,利用时钟芯片DS12887作为单片机的时钟控制,简化了单片机的时间控制程序,节约了存储器空间,同时电路体积小,利于嵌入电表,有较高的开发价值.     

基于SRIO传输的高速时钟电路的优化设计

随着系统电路工作频率的不断越高,在应用中对系统互连和电路间的时钟提出了更高的要求。针对在某信号处理系统的设计中,在测试中偶尔出现SRIO链路异常问题,对高速时钟的参数进行了深入分析,发现了时钟信号受到热噪声的影响引起时钟抖动,会导致SRIO链路断开。提出了增加时钟信号的过渡斜率的优化方案,改善了时钟信号的品质,试验证明系统工作稳定可靠,达到了预期效果。     

多FPGA设计的时钟同步

在多FPGA设计中,时钟信号的传输延时造成了FPGA间的大时钟偏差,进而制约系统性能。为减少时钟偏差,该文提出一种多数字延迟锁相环(DLL)电路。该电路将时钟的传输电路放入DLL的反馈环路。利用DLL的延迟锁定特性,对FPGA间的时钟传输延时进行补偿,减少FPGA间的时钟偏差,解决多FPGA的时钟同步问题。     

TMS320VC33系统的硬件设计

本文针对浮点DSP芯片TMS320VC33芯片的结构特点,介绍了该芯片最小系统硬件电路设计的方法,并结合实际应用情况,介绍了相关的时钟电路、复位电路、JTAC仿真接口电路、外围存储器接口电路以及Boot的设计.     

基于DSP芯片的多轴运动控制系统的开发

本文主要介绍了基于PCI总线的以多单片机和DSP为控制芯片的多轴运动控制系统的设计,主要包括其硬件方面的设计.详细的介绍了运动控制卡和接口卡的各个模块功能电路,包括DSP与PCI的通信电路,以及DSP的辅助电路包括JTAG测试接口电路、供电电路、时钟电路,存储器扩展电路等.     

一种基于内插法符号同步电路的设计

提出了一种新的符号同步电路结构,采用立方插值和O&M定时误差检测相结合的算法实现符号定时同步,并通过AlteraDSPBuilder完成该电路的设计、仿真和分析,将设计用AlteraStratixIIFPGA实现,应用在实际的接收机中,证明其能纠正1%的定时误差,工作时钟频率最高可达到130MHz。     

面包板数字定时提醒器

<正>一、电路原理面包板数字定时提醒器由时钟电路、倒计时电路、时间调整电路、节电电路和提醒驱动电路5部分组成。其电路由3节5号电池供电。开机后,数     

深亚微米SoC芯片的可测试性设计

深亚微米工艺使SoC芯片集成越来越复杂的功能,测试开发的难度也不断提高。由各种电路结构以及设计风格组成的异构系统使测试复杂度大大提高,增加了测试时间以及测试成本。描述了一款通讯基带SoC芯片的DFT实现,这款混合信号基带芯片包含模拟和数字子系统,IP核以及片上嵌入式存储器,为了满足测试需求,通过片上测试控制单元,控制SoC各种测试模式,支持传统的扫描测试以及专门针对深亚微米工艺的,操作在不同时钟频率和时钟域的基于扫描的延迟测试模式,可配置的片上存储器的BIST操作以及其它一些特定测试模式。     

信号串扰对高速模数转换器性能影响的分析

基于实际电路的模数转换系统建立性能分析模型,分析电路信号串扰对转换时钟的干扰,并对转换时钟在信号串扰和噪声影响下的模数转换性能进行研究,推导出有信号串扰时的时钟抖动的模数转换解析表达式,证明转换结果含有和串扰信号频率相关的无穷多项高次谐波分量,并会导致模数转换器性能降低.仿真结果证明了相关分析的正确性,通过试验进一步说明了电路信号串扰对模数转换结果的影响.     

准智能家居“空城计”家用防盗灯电路设计

电路中有两个由CD4060构成的定时电路,一个在手动接通电源时起动,另一个在光控电路检测到天黑信号后起动,两个定时电路起动的时间间隔不是固定的,具有随机性,产生的定时信号组合后的定时总时长具有随机性,用这种有随机性的定时信号控制灯具可以模仿人们天黑亮灯,亮灯一段时间后随机关灯休息的行为,实现准智能型"空城计"家用防盗灯功能。