定增益运算放大器

本文介绍了一种新型定增益运算放大器的特点及性能，该类放大器具有小尺寸，设计简单等特点，适用于便携式产品等应用。     

运算放大器与开关组成的高精度可编程增益放大器

运算放大器与开关组成的高精度可编程增益放大器史延龄李洪津史小敏（工程兵指挥学院，徐州市，２２１００４）在数字控制系统和计算机控制系统中，常需要把现场微弱信号进行精确放大，放大倍数由逻辑电路或软件控制。这就需要设计或选择高精度增益可编程放大电路。目前，...     

高增益0.6μm CMOS运算放大器

本文介绍了采用CSMC 0.6μm CMOS工艺设计的两级放大结构的高增益运算放大器电路。用Hspice软件对电路进行了仿真,绘制了版图并给出了测试方案。仿真结果表明,在-40℃~120℃的温度范围内,电路能够将输入信号放大5000倍以上。电路采用+5V或者3.3V单电源供电,芯片面积为1070μm×640μm。测试结果表明,该运算放大器工作电流小于2mA,增益72dB。     

一种高增益CMOS两级运算放大器的设计

介绍了一种采用0.6μm CMOS工艺设计的高增益两级运放结构。结构主要采用基本的两级运放结构,并采用增益提高技术提高放大器的增益。用SmartSpice软件对电路进行了仿真,仿真结果表明,此电路能够将输入信号放大20000倍以上,单位增益带宽为13MHz,±2.5V电源供电,功耗小于1.4mW。     

高速高增益运算放大器的设计及应用

本文设计了一种高速高增益放大器,该放大器通过增加全差分的共源共栅电路作为辅助放大器来提高运放增益,并采用频率补偿和钳位管相结合的技术改善运放的频响特性,使得运放在通频带范围内类似于单极点运放,大大减少了运放的转换时间.采用SMIC的0.35μm工艺模型进行仿真,结果表明,运放的直流增益达到110dB,带宽266MHz(负载电容 Cload=1pF),相位裕度55°,只需10ns即可达到0.1%的稳定精度,因而是一种有效的高速高精度运放的实现途径.     

全差分增益提高运算放大器的分析与设计

通过增益提高技术,一个全差分增益提高套筒式共源共栅运算放大器被提出和设计。该运算放大器得主运算放大器是由全差分套筒式共源共栅放大器构成,并带有一个开关电容共模反馈电路。而增益提高放大器是由全差分析叠式共源共栅放大器构成,它的共模反馈电路是连续时间反馈电路。该运算放大器采用中芯国际0．35μmixed-signal CMOS工艺设计,运算放大器的直流增益可达到129dB,而单位增益频率为161MHz。     

一种全差分增益增强型运算放大器的设计

设计了一种用于高速ADC中的全差分运算放大器。该运算放大器由主运放、4个辅助运放和一种改进型开关电容共模反馈电路组成,主运放采用折叠式共源共栅结构,并引入增益增强技术提高增益。采用SMIC 0.18μm,1.8 V工艺,在Cadence电路设计平台中利用Spectre仿真,结果表明：运放增益达到115 dB,单位增益带宽805 MHz,而功耗仅为10.5 mW,运放在8 ns的时间内可以达到0.01%的建立精度,可用于高速高精度流水线( Pipelined) ADC中。     

一种基于负电阻增益增强型的全差分运算放大器

设计了一种新颖的全差分的CMOS运算放大器.在全部晶体管都取最小沟道长度的情况下,层叠的负电阻晶体管结构来提高增益.在电源电压为2.5V, 0.25 μm CMOS工艺条件下进行电路模拟.模拟结果表明, 开环直流增益为86 dB,单位增益带宽为200 MHz,相位裕度为80°.     

低压低功耗电流反馈运算放大器设计

基于第三代电流传输器,通过在放大级与输出之间采用隔离补偿电容,以消除低频零点的方式,设计了一种新型的低压低功耗的电流反馈运算放大器.基于TMSC 0.35μmCMOS工艺,在1.5 V电源电压工作条件下,采用Hspice在LEVEL49模型参数下对整个电路进行仿真.仿真结果:直流增益96.3 dB,单位增益带宽765 MHz,静态功耗0.82mW,闭环工作状态下有64.3 MHz的固定带宽.     

恒电压增益的低电压Rail—to—Rail运算放大器

基于 Alcatel的 0 .3 5μm标准 CMOS工艺 (VT=0 .6 5 V) ,模拟实现了工作电压低达 1 .8V、电压增益偏差仅为 3 % (整个输入共模偏置电压范围内 )的运算放大器 ;电路的设计也避免了差分输入对中 PMOS管和 NMOS管的 W/L的严格匹配 ,增强了电路对工艺的坚固性。对输入差分对偏置电流的控制电路、差分输入对的有源负载和 AB类 Rail- to- Rail输出级进行了整体考虑 ,确保电压增益恒定的新型结构 ,使该运放在 2 V电源电压下 ,电压增益达到 80 d B(1 0 kΩ 电阻和 1 0p F电容并联负载 ) ,单位增益带宽为 1 2 MHz,相位裕量 72°     

实现任意可编程放大器增益的电阻器阻值之考虑

当现有固定增益值与设计需求相匹配时,一片PGA (可编程增益放大器)IC就可提供所需选择,但当设计者找不到合适的PGA怎么办?在PGA出现以前,电路设计者需要可选固定增益时会选择一个适当的运算放大器,并设计一个用电阻器切换作设置增益的网络。本设计实例讨论的两种方法用于设计所需的电阻网络。图1展示的是一种串联梯形电阻网络,它含有一串电阻器,其节点连接到开关可选择的抽头上,用于确定电路     

一种高增益带宽积CMOS跨导运算放大器

提出了一种高增益带宽积CMOS跨导运算放大器,它采用多级前馈补偿结构。该跨导运算放大器采用调零电阻补偿技术,取消了一个非主极点,以提高电路的增益带宽积。电路采用0.18 μm 标准CMOS工艺进行设计,并采用Hspice工具仿真。仿真结果表明,在1.2 V工作电压下,直流增益为71 dB,增益带宽积为1.4 GHz,功耗为2.2 mW。     

宽带固定增益放大器THS4302特性及应用

THS4302是TI公司推出的新型固定增益放大器，具有2.4GHz的带宽和 5V／V的固定增益。其性能是现有同类产品的四倍，可为高速应用系统提供高速低噪声的模拟解决方案。文中介绍了THS4302的特点、工作原理及使用注意事项，并在此基础上给出了几种典型应用。     

一种低压、恒增益Rail-to-rail运算放大器的设计

文章设计了一种低压、恒定增益、Rail-to-rail的CMOS运算放大器。该放大器采用直接交迭工作区的互补并联输入对作为输入级,在2V单电源下,负载电容为25pF时,静态功耗为0.9mW,直流开环增益、单位增益带宽、相位裕度分别为74dB、2.7MHz、60°。     

增益增强型CMOS运算放大器的自动优化算法

在增益增强型运算放大器优化中采用了自动设计方法,此方法在电路性能方程式和自适应遗传优化算法基础上对电路性能指标进行优化。该放大器在0.18μm CM O S工艺条件下中开环增益为92.1 dB,单位增益带宽积为1.78 GH z,相位裕度为55.1°和0.2%建立时间为1.27 ns,同时说明此优化设计方法的有效性。     

接近理想的运算放大器

运算放大器的用途广泛,因为其使用规则既简单又不多.例如,同相增益VOUT=VINx(1 Rf/Ri),大约是在模拟领域中能找到的最简单指导性准则了.