PhyD-XML:VLSI物理设计数据标记语言设计与实现

深亚微米时代芯片互连对芯片性能的影响加剧，对物理设计方法、工具与算法的集成提出了新的要求，在对XML技术进行分析的基础上，提出基于可扩展物理设计数据标记语言的集成方法．借助结构化和面向对象分析技术，对物理设计阶段的信息进行整理分析，设计了一种易于扩展的基于对象的结构化数据模型和物理设计数据可扩展标记语言PhyD—XML，并给出语言的实现结构和集成构架．     

一种在VLSI电路物理设计中减小串扰的优化算法

通过研究调整线段和线间距对串扰的影响,提出了一种在布线时通过采线段摄动和压缩线间距的措施来减小串扰的优化算法,计算机仿真结果表明,该算法能有效地减少芯片中的串扰,此外,可预期算法应用于布线区域不规则的情形。     

VLSI并行测试生成系统的一种动态层次框架

随着VLSI技术的发展和计算机性能的提高,并行测试生成系统不仅必需而且可行,本文在总结已有并行技术的基础上,提出了并行测试生成系统的一种动态层次框架,并给出了一种实现方案。     

CAD技术在工业设计中的应用

主要从产品造型、视觉传达和环境设计三方面讨论了计算机辅助设计(CAD)在工业设计中的广泛应用和巨大潜能,并指出目前的工业设计CAD软件系统在工业设计发展中所起的促进作用,最后论述了工业设计CAD的优点和发展趋势。     

CAD技术在工业设计中的应用

主要从产品造型、视觉传达和环境设计三方面讨论了计算机辅助设计(CAD)在工业设计中的广泛应用和巨大潜能,并指出目前的工业设计CAD软件系统在工业设计发展中所起的促进作用,最后论述了工业设计CAD的优点和发展趋势.     

使用MAX+PlusⅡ软件平台设计电子线路系统

本文简述EDA技术的基本特征和系统设计过程．介绍了一种EDA软件平台，并用实例说明了在EDA平台上进行电路设计、实验的具体方法及研究。     

全插值分像素运动估计VLSI结构

提出一种高效的分像素运动估计VLSI结构。通过采用对整个搜索窗口进行并行插值,并设计数据路由结构对数据流进行分配存储的方法,在节省存储空间的同时,有效降低了存储器的访问次数,提高了数据利用率,解决了分像素运动估计数据存储量大、搜索窗口访存次数多以及搜索时间长的问题。在SMIC 0.13μm工艺下,用Synopsys DC进行逻辑综合。在时钟频率300 MHz下,处理1080P的视频图像,速度可以达到65 frame/s。     

VLDB数据库系统的设计

本文针对目前超大规模数据库的建设要求,在经过VLDB数据库系统压力测试和大量的实践经验总结的基础上,大胆、合理、创新地提出VLDB数据库系统设计的方法和思路.     

基于边界扫描技术的VLSI芯片互连电路测试研究

对VLSI芯片互连电路测试过程数学描述模型及测试原理进行了研究，在此基础上提出了一种基于边界扫描技术的VLSI芯片互连电路测试实现方案。以PC机为测试平台的测试实验结果表明：该方案成功地完成了边界扫描机制试验电路扳上互连电路的桥接、S—A—1型、S—A—0型等多种类型故障的检测。     

视觉假体高阶调制解调系统VLSI优化设计

视觉假体中无线能量传输效率和无线数据传输速率随着信号载频频率增大而减小。为此,提出将16DAPSK高阶调制解调技术应用于视觉假体中。分析16DAPSK在视觉假体中的应用优势,给出16DAPSK超大规模集成电路(VLSI)算法和硬件结构。结合滤波器系数对称、简化的RAG算法图等实现电路的VLSI优化设计。基于DE4平台完成系统硬件验证、数据传输速率、能量传输效率分析与实验。结果表明,系统工作正确,采用16DAPSK技术可简化电路解调硬件结构,解决信道延迟的不定性问题,提高视觉假体应用的可靠性。VLSI优化后的硬件资源减少57%,体积减小,提高了视觉假体临床应用的可行性。较传统低阶调制技术,16DAPSK高阶调制在较高的数据传输速率下,载波频率的降低提高了能量传输效率,解决了能量与数据传输效率矛盾的问题。     

高性能二维9/7离散小波变换VLSI结构

为了降低二维小波变换中的存储消耗并同时提高电路处理速度,提出了一种二维并行的VLSI结构。通过充分挖掘二维变换中行变换和列变换之间的关系,优化了行变换核和列变换核的并行数据扫描输入方式,将9/7小波变换的中间存储降低至4N。同时,采用基于翻转格式的流水线技术,将电路的关键路径缩短至一级乘法器延时,有效地提高了电路处理速度,并通过伸缩电路合并的优化方法将乘法器个数降低至10个,从而有效地减少了硬件资源消耗。     

素域上椭圆曲线密码IP的高效VLSI实现

基于素域上的椭圆曲线密码算法,提出一种新型ECC IP的VLSI设计,采用层次化方法,新的点运算策略和改进的Montgomery模乘器,实现了ECC点标量乘、倍点和点加减运算并支持RSA功能。应用NIST推荐的256 bit和521 bit椭圆曲线,每秒分别能运行 120次和18次的点乘运算。设计通过了ASIC综合和FPGA验证。     

基于H.264的熵编码结构

Exp-Golomb和CAVLC是H.264引入的新的熵编码形式,通过引入上下文的方式,减少编码码流,提高鲁棒性。该文提出一种熵编码的硬件结构,采用全0子块探测,双RAM结构,流水线技术,以及通过计算代替查找表的方法,加快编码过程,同时减少硬件的复杂度。FPGA综合结果显示,关键路径为11.449 ns,系统时钟最高支持到87.346 MHz。     

高速可配置RS纠删解码器的VLSI设计

目前对可配置纠错与删除(纠删)解码器研究较少。为此,采用性能优异的RS编码方法,提出一种高速可配置RS纠删解码器的超大规模集成电路(VLSI)架构,并详述可配置纠删BM模块的构成。该架构通过折叠技术,使解码器在保证高速的前提下降低硬件复杂度。通过0.18 μm工艺和Design Complier工具综合测试结果表明,与同类解码器研究相比,该解码器在硬件复杂度吞吐率和可配置性方面,均具有较大优势。     

VLSI平面布图规划中模拟退火算法的加速策略

布局是现代VLSI物理设计中十分关键的步骤,而模拟退火等智能算法在针对宏模块布局的平面布图规划问题中得到广泛应用。针对应用于VLSI平面布图规划的模拟退火算法进行了研究和分析,并针对布图本身特性在退火算法中采用了一种导向性的邻域构造策略来加速算法的收敛,有效地提高了平面布图规划中模拟退火算法的搜索效率。     

微机CAD的动向

本文介绍了九十年代微机CAD的动向。在软件方面,着重介绍了Autocad 11版本和Micro Cadam 3D软件;在硬件方面着重介绍486微机和图形板。最后介绍的一个动向是CAM在微机上的开展以及CAM和CAD的集成。     

CAD/CAM的应用与发展

本文从国内外的应用情况出发,叙述了CAD/CAM技术的发展过程,指出了我国在应用CAD技术上当前存在的主要问题。     

HEVC帧内预测Planar和DC模式的VLSI架构设计与实现

在研究新一代高性能视频编码标准（HEVC）帧内预测中planar和DC模式预测算法的基础上,分别设计了高效VLSI架构,通过状态机的自适应控制和模块的复用来实现速度的提高和面积的减少。针对planar模式,设计了一种基于状态机自适应控制的寄存器累加架构;针对DC模式,设计了一种基于算法的分割处理架构。实验结果表明,所设计的架构在TSMC180 nm的工艺下最高频率为350 MHz,面积合计为68.1 kgate,能够实现对4∶2∶0格式7 680×4 320@30 f/s视频序列的实时编码,最高工作频率可以达到23.4 MHz。