基于FPGA的UART设计

UART是一种广泛应用于短距离、低速、低成本通信的串行传输接口。由于常用UART芯片比较复杂且移植性差,提出一种采用可编程器件FPGA实现UART的方法,实现了对UART的模块化设计。首先简要介绍UART的基本特点,然后依据其系统组成设计顶层模块,再采用有限状态机设计接收器模块和发送器模块,所有功能的实现全部采用VHDL进行描述,并用Modelsim软件对所有模块仿真实现。最后将UART的核心功能集成到FPGA上,使整体设计紧凑,小巧,实现的UART功能稳定、可靠。     

基于Verilog HDL的UART模块设计与仿真

通用异步收发器UART常用于微机和外设之间的数据交换,针对UART的特点,提出了一种基于Verilog HDL的UART设计方法.采用自顶向下的设计路线,结合状态机的描述形式,使用硬件描述语言设计UART的顶层模块及各个子模块.从而使整个设计更加紧凑、可靠.同时采用参数化的设计方法,增强系统的可移植性.仿真结果表明,该系统可支持标准异步串行传输RS-232协议,可集成到FPGA芯片中使用.     

基于FPGA的光端机UART接口设计与实现

通用异步收发器（UART）是一种短距离串行传输接口,在光通信和控制系统中得到了广泛的应用。现场可编程门阵列（FPGA）是一种半定制的集成电路,结合计算机软件技术（EDA.技术）可以快速、方便地构建数字系统。提出了一种基于FPGA的光端机UART的设计方法,实现了对UART的模块化设计。首先简要介绍了UART的基本特点,然后采用有限状态机（FSM）设计接收器模块和发送器模块,所有功能的实现全部采用VHDL进行描述。最后给出仿真结果,验证了整个设计的正确性和可靠性。     

基于FPGA的UART设计与实现

本文介绍了UART的基本特点,提出了一种简单、实用的UART收发器的实现方法,并且采用VHDL语言设计了一种通用的软核。在FPGA上进行测试,结果表明了该设计电路稳定、可靠,实现了UART功能的正确性和可靠性。     

基于FPGA的UART设计实现及其验证方法

UART作为RS 232协议的控制接口得到了广泛的应用,基于FPGA实现的UART设计可以使系统更加紧凑、稳定.系统结构进行了模块化分解,使之适应自顶向下(Top Down)的设计方法.核心部分采用有限状态机(FSM)实现,使控制逻辑直观简单,提高了设计效率.通过与计算机间的数据通信对设计的功能进行了验证,在此基础上衍生出一种将UART模块嵌入FPGA芯片与计算机互联进行功能验证和调试的新方法.     

基于CPLD实现DSP的UART设计研究

为了实现具有同步串口的DsP(数字信号处理器)和异步串行设备之间的连接,介绍一种采用可编程逻辑器件CPLD实现UART的方法,将UART的核心功能集成到CPLD上.该设计包括UART的发送器、接收器和波特率发生器以及数据锁存器,所有的功能模块都采用VHDL语言编程实现.测试结果表明所设计的UART能够实现同步串口的DSP与异步串行通讯接口之间可靠且准确的通讯.     

基于NiosⅡ的UART设计与实现

设计了一种基于NiosⅡ的UART系统,采用软硬件协作设计的思想调用了UART核并通过编译相关软件驱动的方式实现RS232协议的通信。首先介绍了UART的协议原理,然后描述了基本的硬件构造和软件编程方法。编译仿真无误后下载到芯片通过串口调试软件进行了调试验证。     

基于FPGA的多串口模块的设计和实现

UART（通用异步接收发送设备）是一种广泛应用于短距离、低速通信的串行传输接口。由于常用的UART芯片比较复杂且移植性差。文中提出了一种采用FPGA可编程门阵列器件实现8个UART的模块化设计方法。该方法首先依据系统组成来设计UART接口模块和MCU接口模块，设计中将8个UART接口和MCU接口先集成到FPGA上；其次用微处理器（MCU）对FPGA内每个UART进行控制，并通过FPGA和MCU实现多串口动态扩展（扩展到八个串口）的全双工通信。该通信方式完全遵守RS232协议，具有较强的通用性和推广价值。     

一种新颖的UART自适应波特率发生器的设计

实现了一种应用于UART中的自适应波特率发生器的设计.设计通过使用计数器和边沿检测器对串行线路上的一个低电平周期进行精确计数,然后经过一系列比较迭代,最终得出串行线路数据波特率.利用Quartus软件工具完成电路物理设计、仿真及综合,结果表明电路能正确地探测出串行数据波特率.最后将电路实现于CycloneⅡ系列FPGA上.运用该电路可以简化UART接收器部分设计.     

高性能嵌入式UART IP核的设计

利用有限状态自动机理论[1]进行了可嵌入式UART的设计.支持AMBA 2.0 APB总线接口.采用了改进的异步FIFO,在提高传输速率的同时能够更加准确的判断出FIFO的空满状态.提出了一种新的小数分频的处理方法,操作简单,便于实现.设计通过了FPGA的仿真验证.嵌入到单板系统中,在UART时钟为12.5 M的情况下,实现了与ARM PSK系统中的UART以230 k以内的任意波特率的数据传输.试验结果证明了本设计的可行性.     

基于FPGA的UART设计与实现

通用异步收发器(UART)是一种短距离串行传输接口,在控制系统中得到了广泛的应用.现场可编程门阵列(FPGA)是一种半定制的集成电路,UART作为RS232协议的控制接口得到了广泛的应用,将UART的功能集成在FPGA芯片中,可使整个系统更为灵活、紧凑,减小整个电路的体积,提高系统的可靠性和稳定性.提出了一种基于FPGA的UART的实现方法,具体描述了发送、接收等模块的设计,恰当使用了有限状态机,实现了FPGA片上UART的设计,给出了仿真结果.     

UART微控制器设计方法及其FPGA实现

为满足FPGA与PC之间的通信需求,提出了一种FPGA的通用异步收发器设计实现方法。在Xilinx ISE 11开发平台上采用Verilog HDL硬件描述语言及其自带的IP CORE,实现了UART精确波特率时钟模块、UART发送模块和UART接收模块。并在ISE环境下进行综合建模仿真,给出各模块的仿真时序图以及综合生成的RTL图。实验通过Xilinx公司的XC2VP30 FPGA开发板对程序进行下载运行调试,与PC进行实时通信,结果表明,UART控制器工作稳定可靠,较好地实现了数据串行通信,达到预期设计要求。     

基于TL16C752B的DSP与PC机异步串行通信实现方法

在数字信号处理器（DSP）的实际应用中,经常要求DSP 与PC 机进行数据交换,由于DSP 大多只具有多通道缓冲串口（McBSP）,而PC 机通常使用异步串行接口,若采用通用异步收发器芯片（UART）来实现DSP 的串口通信,可以避免McBSP 复杂的软件编程模拟.本文介绍了一种UART 芯片TL16C752B,并给出一种基于该芯片实现DSP 与PC 机异步串行通信的方法,以及相关的设计框图和软件编程代码.     

FPGA与GPS_OEM板的UART设计

本文提出了一种基于FPGA的嵌入式UART模块化设计方法,通过UART实现了FPGA与GPS_OEM板之问的数据通信.基于VHDL语言.通过有限状态机,将UART模块集成到FPGA上,给出了系统的功能仿真结果,验证了系统设计的正确性,增强了设计的曼活性.     

一种高性能智能卡的设计实现

针对当前3G业务对智能卡提出高性能、高安全性和多应用支持的需求,设计了一种智能卡结构.重点介绍了兼容ISO7816协议的UART串口和1024位 RSA加解密模块的实现.该结构采用SMIC 0.18 μm混合信号工艺流片验证,UART串口传输速率最高可达312.5 kbps,RSA加解密性能较业界同类产品有较大幅度提升.经验证,该结构能很好满足3G业务的需求.     

UART的Verilog HDL实现及计算机辅助调试

由于异步串行通信要求的传输线少,可靠性高,传输距离远,所以系统间互联常采用RS-232接口方式.通常,RS-232接口均采用硬(UART专用芯片)方式来实现,本文介绍了如何用可编程器件(CPLD或FPGA)通过设计Verilog HDL语言来实现UART,以及如何通过计算机来进行调试,为RS-232接口提供了一种新的解决方案.     

XR21V1410在USB语音卡中的应用

提出了一种基于XR21V1410的USB到UART转换的设计方案,介绍了一种USB语音卡的应用。给出了系统硬件结构,描述了USB与UART转换设计方法与软件设置。该设计方案可以将UART接口转换成USB口与计算机连接,通过计算机USB口对UART设备进行控制及数据交换。     

基于SOPC的UART IP核设计与驱动开发及系统移植

设计基于SOPC嵌入式系统的UART IP核,依据UART协议,采用Verilog HDL进行各模块设计,使用ModelSim、Quartus II作仿真验证及综合,结果表明该UART IP核功能正确,稳定可靠。根据Avalon总线接口协议实现UART在系统总线上的挂载,建立SOPC嵌入式硬件系统,进行UART IP核驱动开发。利用超级终端实现嵌入式系统与上位机之间的通信,并成功移植uClinux操作系统,实现对嵌入式系统的高级控制。     

基于FPGA/CPLD的通用异步通信接口UART的设计

UART（通用异步接收发送设备）是一种短距离串行传输接口。在数字通信和控制系统中得到广泛应用。FPGA／CPLD是大规模集成电路技术发展的产物．是一种半定制的集成电路。结夸计算机软件技术（EDA技术）可以快速、方便地构建数字系统。本文介绍一种采用可编程逻辑器件FPGA／CPLD实现UART的方法，将UART的核心功能集成到FPGA／CPLD上，本设计包含UART的发送模块、接收模块和波特率发生器，所有功能的实现全部采用VHDL件描述语言来进行描述。设计、综合、仿真在QUARTUSII软件开发环境下实现。     

基于FPGA和UART的数据采集器设计

设计一种基于FPGA和UART串口传输技术的数据采集器.设计中采用12位、20 Msample/s的ADS805高速A/D芯片和Altera公司的Cyclone系列FPGA芯片.整个设计完全采用硬件逻辑,集成在一片FPGA内,不需要微处理器,实现了数据的采集、缓存和UART串口的发送与接收,设计电路简单,具有较高的采集速度,传输接口通用性强,便于互联;FPGA的重构性和通用性,也便于设计功能的升级.