体硅CMOS和CMOS／SOS器件总剂量试验方法比较

我们对不同CMOS工艺技术制作的器件在高低剂量率条件下的试验结果作了比较,低剂量率的试验进行了一年多的时间,以期能尽量接近空间的剂量率;高剂量率试验的器件可以在室温下进行长时间退火,也可以在高温下作短时间的退火。对某些器件来说,100℃的退火温度太低了。文中列出了期望值与实际值的差异,亦对改进实验步骤提出了建议。     

铝栅体硅CMOS器件总剂量加固的工艺技术

本文拟讨论辐射加固的铝栅体硅CMOS集成电路的工艺优化和设计。文中描述了加固的基本考虑,部分工艺试验,辐照结果和工艺筛选结果及例行试验结果。一个较全面的方案,是要评价工艺参数对CMOS电路加固性能的影响,以建立一个有依据的辐射加固工艺。这里集中探讨改进的场氧工艺、栅氧工艺、版图设计和蒸铝工艺。研究所获得的优化加固工艺使器件的总剂量加固水平高于1×10~4Gy(Si)。文中评价了采用此加固工艺的器件成品率,并通过例行试验证明了器件的可靠性。     

CMOS射频集成电路中器件模型的研究

采用硅材料CMOS工艺制造的射频集成电路具有低功耗、低成本和容易集成的优点.文章讨论了CMOS射频集成电路设计和制造中起关键作用的MOSFET高频模型和螺旋电感模型.为了验证模型,介绍了射频集成电路中的核心模块-低噪声放大器(LNA)-的设计实例.测试结果表明,该模型具有高效、实用的特点.     

CMOS器件的隔离技术和抗闭锁性能

当今LOCOS技术的局限性正迫使CMOS技术向开槽隔离和选择性外延发展。     

用中子辐照提高体硅CMOS器件的抗瞬时辐照能力

通过测定专门设计的寄生样电流增益，用注入电流法测定CMOS器件的产锁阈值及用JT－1图示仪扫描测定闭锁曲线，有力地证实了体硅CMOS器件经中子辐照后其抗闭锁能力及抗瞬时辐照能力均有明显提高，激光脉冲器的瞬时辐照结果亦证实了这点。     

体硅衬底上的CMOS FinFET

介绍了一种制作在普通体硅上的CMOS FinFET.除了拥有和原来SOI上FinFET类似的FinFET结构,器件本身在硅衬底中还存在一个凹槽平面MOSFET,同时该器件结构与传统的CMOS工艺完全相容,并应用了自对准硅化物工艺.实验中制作了多种应用该结构的CMOS单管以及CMOS反相器、环振电路,并包括常规的多晶硅和W/TiN金属两种栅电极.分析了实际栅长为110nm的硅基CMOS FinFET的驱动电流和亚阈值特性.反相器能正常工作并且在Vd=3V下201级CMOS环振的最小延迟为146ps/门.研究结果表明在未来VLSI制作中应用该结构的可行性.     

体硅高压LDMOS器件二维温度分布模型

体硅高压LDMOS器件,在不同工作方式下,自身的发热情况也不同.本文通过解热传导方程,研究了体硅N-LDMOS器件准二维温度分布模型.通过该模型,分析了体硅高压N-LDMOS器件工作在线性区与饱和区时温度的分布,器件各个部分自热引起的温度升高以及其在不同宽度的高压脉冲作用下,N-LDMOS器件的温度分布变化情况.     

注氧绝缘体上硅结构CMOS器件特性

本文研究了在不同氧剂量下,由氧注入绝缘体上在(SOI)衬底制得的CMOS器件的特性。结果表明,当氧剂量由2.25×10~(18)cm~(-2)减少到1.4 ×10~(18)cm~(-2)时,晶体管结泄漏电流改善了几个数量级。浮体效应(即在较低的栅电压下晶体管的导通状态,当漏极电压增大时,亚阈值斜率也大为改善)由于泄漏电流和氧剂量的减少而得到增强。采用1.4×10~(18)cm~(-2)氧剂量注入,并在1150℃退火的SOI衬底,其背沟迁移率比无沉淀物硅薄膜的迁移率降低了几个量级。这些器件特性与硅-氧化物埋层界面的微结构相关,这种微结构受氧注入及氧注入后退火的控制。     

体硅衬底上的CMOS Fin FET

介绍了一种制作在普通体硅上的 CMOS Fin FET.除了拥有和原来 SOI上 Fin FET类似的 Fin FET结构 ,器件本身在硅衬底中还存在一个凹槽平面 MOSFET,同时该器件结构与传统的 CMOS工艺完全相容 ,并应用了自对准硅化物工艺 .实验中制作了多种应用该结构的 CMOS单管以及 CMOS反相器、环振电路 ,并包括常规的多晶硅和 W/Ti N金属两种栅电极 .分析了实际栅长为 110 nm的硅基 CMOS Fin FET的驱动电流和亚阈值特性 .反相器能正常工作并且在 Vd=3V下 2 0 1级 CMOS环振的最小延迟为 14 6 ps/门 .研究结果表明在未来 VL SI制作中应用该结构的可行性     

基于硅的锗外延技术实现高性能CMOS器件

相对于采用选择性锗硅外延的应变硅而言，基于锗工艺制造的PMOS能够进一步提高其驱动能力。将适当的锗前驱物安装在标准硅外延设备上就可以生产锗硅（GOS）晶圆。     

深亚微米CMOS器件建模与BSIM模型

介绍了深亚微米CMOS器件基于电荷模型、基于表面势模型和基于电导模型的建模方法及其优缺点,并以BSIM系列模型为例,讨论了BSIM系列模型特点及半导体工艺发展对CMOS器件建模方法的影响。     

CMOS集成温度传感器中的器件模型分析

根据CMOS集成温度传感器对器件的要求,对MOS器件的亚阈值模型和MOS工艺下的双极型器件进行了分析对比,选用后者更适合作为CMOS集成温度传感器的器件,并对衬底PNP管压电结型效应对温度传感器的影响进行了分析,最后对不同类型电阻进行了分析对比,为CMOS集成温度传感器设计打下了理论基础。     

深亚微米CMOS器件可靠性机理及模型

随着CMOS集成电路特征尺寸的不断缩小,特别是在其发展到深亚微米阶段之后,CMOS器件面临着负偏置温度的不稳定性、栅氧化层经时击穿、互连系统的电迁移和热载流子注入等可靠性问题。重点对近年来研究得到的深亚微米CMOS器件可靠性机理及其可靠性模型进行了总结。     

体硅Double RESURF器件表面电场解析模型及优化设计

提出了体硅double RESURF器件的表面电场和电势的解析模型.基于分区求解二维Poisson方程,获得double RESURF表面电场的解析表达式.借助此模型,研究了p-top区的结深,掺杂浓度和位置,漂移区的厚度和掺杂浓度,及衬底浓度对表面电场的影响;计算了漂移区长度,掺杂浓度和击穿电压的关系.从理论上揭示了获得最大击穿电压的条件.解析结果、验证结果和数值结果吻合良好.     

MOS器件中寄生双极型晶体管模型参数的提取

在晶体管GP模型基础上,采用Silvoca公司的UTMOST模型参数提取程序,得到一种双极型晶体管模型参数的提取方法.用此方法对PCM测试芯片的寄生三极管进行参数提取和模拟,模拟结果与测试结果符合得较好.     

100V体硅N-LDMOS器件研究

为了设计一款100 V体硅N-LDMOS器件,通过借助Tsuprem-4和Medici软件详细讨论分析了高压N-LDMOS器件衬底浓度、漂移区参数、金属场极板长度等与击穿电压、开态电阻之间的关系,最终得到兼容体硅标准低压CMOS工艺的100 V体硅N-LDMOS最佳结构、工艺参数.折衷考虑到了击穿电压、开态电阻这一对矛盾体以满足设计指标.通过模拟曲线可知该高压器件的关态和开态的击穿电压都达到要求,开启电压为1.5 V,而且完全兼容国内体硅标准低压CMOS工艺,可以很好地应用于各种高压功率集成芯片.     

体硅CMOS集成电路抗辐射加固设计技术

首先介绍了空间辐射环境,并对各种辐射效应及其损伤机理进行分析。然后对体硅CMOS集成电路的电路结构、抗辐射加固技术和版图设计抗辐射加固技术进行探索。测试结果表明,采用版图加固抗辐射技术可以使体硅CMOS集成电路的抗辐射性能得到明显提升。     

体硅CMOS FinFET结构与特性研究

建立在SOI衬底上的 FinFET结构被认为是最具全面优势的非常规MOS器件结构.本文通过合理的设计将FinFET结构迁移到普通体硅衬底上,利用平面凹槽器件的特性解决了非绝缘衬底对器件短沟道效应的影响,同时获得了一些标准集成电路工艺上的改进空间.运用标准CMOS工艺实际制作的体硅CMOS FinFET器件获得了较好的性能结果并成功地集成到CMOS反相器和环形振荡器中.结构分析与实验结果证明了体硅CMOS FinFET在未来电路中的应用前景.     

500 V体硅N-LDMOS器件研究

借助Tsuprem-4和Medici软件详细讨论分析了高压N-LDMOS器件的衬底浓度、漂移区注入剂量、金属场极板长度等参数与击穿电压之间的关系,通过对各参数的模拟设计,最终得到兼容体硅标准低压CMOS工艺的500V体硅N-LDMOS的最佳结构、工艺参数,通过I-V特性曲线可知该高压N-LDMOS器件的关态和开态击穿电压都达到500V以上,开启电压为1.5V,而且制备工艺简单,可以很好地应用于各种高压功率集成芯片。