共查询到20条相似文献,搜索用时 46 毫秒
1.
首先详细介绍了超前滞后型数字锁相环从位流数据中恢复出位时钟的原理,分析了其结构参数对于环路性能的影响并加以改进,最后在FPGA中利用VHDL语言实现。仿真结果表明,设计的方案对于受到干扰的基带数据可以稳定、快速锁定。 相似文献
2.
本文提出了一种新的利用全数字锁相环实现中频电源的起动和跟踪方法。在文中详细的论述了全数字锁相环的构成,逐步分析了数字鉴相器,数字滤波器,数字震荡器的工作原理,并绘出了各个模块的工作时序图。通过线性近似,推导出全数字锁相环一阶和二阶系统的数学模型,对其进行了理论分析。仿真实验验证了这种全数字锁相环实现的可行性。最后提出了将全数字琐相环和失锁检测电路,扫描发生电路集成到FPGA中,这种全新的锁相环结构方式应用在整个中频控制系统中简化了结构,提高了控制系统的可靠性和集成度。 相似文献
3.
嵌入式数字锁相环的设计与实现 总被引:4,自引:0,他引:4
介绍了应用VHDL技术设计嵌入式数字锁相环的方法,给出了系统仿真结果,并用可编程逻辑器件FPGA予以实现。该锁相环能够实现正交锁定或反相锁定,并具有控制灵活、锁定频率高和系统稳定性好等特点。 相似文献
4.
提出了一种新的基于全数字锁相环的自适应低通滤波系统的结构和实现方法。输入信号经整形后产生方波信号,方波信号经FPGA实现的全数字锁相环锁相同步倍频后,再将同步倍频信号输入到开关电容滤波器MAX295的时钟输入端,通过该时钟信号来控制滤波器的截止频率,从而实现滤波器频率的自动跟踪。介绍了系统设计原理,详细分析了FPGA实现全数字锁相环和锁相倍频的设计方法。通过实验验证了该系统的可行性和有效性,能够实现1 kHz至50 kHz的频率自跟踪倍频和滤波。 相似文献
5.
基于全数字锁相环的步进电机控制系统 总被引:1,自引:0,他引:1
研究步进电机优化控制问题,步进电机控制系统存在着控制功能单一和控制精度不高的缺陷。针对上述问题,提出了一种用全数字锁相环的控制系统设计方案。锁相环能够在较大的频率范围内快速跟踪和锁定输入信号的频率和相位,应用脉冲分配控制器,可提高整个系统的同步性能,增强步进脉冲信号频率的稳定性。采用超高速集成电路硬件描述语言(VHDL)进行电路系统设计,利用计算机仿真技术对该系统进行了仿真验证,并给出了布局布线后时序仿真的结果。仿真结果表明,该系统具有控制灵活、响应速度快、稳定性能好等特点,改进的设计方案可实现对步进电机转速、转向和定位的一体化控制,能够显著提高系统的控制精度,并可应用于其它不同工作方式的步进电机控制系统设计。 相似文献
6.
7.
提出了一种新的用于实现SDH设备时钟的数字锁相环,采用时数转换器来实现数字锁相环中的鉴相器;该时数转换器的时间测量精度达到200 ps,因而极大地改进了鉴相器的鉴相精度;改进后的数字锁相环具有很好的频率稳定度和相位特性,对时钟源有很好的跟踪能力,且能实现时钟源的平滑切换,完全满足了ITU-T G.813规范要求。 相似文献
8.
9.
针对传统的全数字锁相环电路参数不可调、锁相速度慢及锁相范围窄的缺点,提出了一种可编程全数字锁相环。采用电子设计自动化技术完成了该系统设计,并对所设计的电路进行了计算机仿真与分析,最后,采用FPGA予以硬件电路的实现;系统仿真与硬件实验证明,该锁相环中数字滤波器和数控振荡器的参数可以自主设定,改变数字滤波器的参数可加快锁相速度,改变数控振荡器的参数可扩大锁相范围;该锁相环具有锁相速度快、锁相范围宽、电路结构简单、参数设计灵活和易于集成等优点,可适用于许多不同用途的领域。 相似文献
10.
介绍了在USB数据通信中,串行接口引擎数据采样功能模块的设计实现。说明了数字锁相环对12Mbit/s数据流进行采样的工作原理和相位偏移、频率偏移消除方法。还说明了该数字锁相环的效率和出错概率。 相似文献
11.
12.
13.
14.
梁晓莹 《数字社区&智能家居》2007,1(6):1657
文章主要介绍一种简易通用的UART IP核的设计。UART作为一种短距离、低成本通信的串行传输接口,随着嵌入式系统的迅速发展,已成为SoC(System on Chip)芯片中的一个重要部件,在数字通信中得到了广泛的应用。本设计在对UART的串行通信协议进行详细分析的基础上,采用Verilog HDL语言对ALTERA的Cyclone系列FPGA进行设计,用一片FPGA实现了UART的发送、接收和波特率发生等功能,并验证了结果。这种灵活的设计方法使整体设计紧凑、小巧,提高了系统的兼容性,节约了硬件成本,具有较强的推广价值。 相似文献
15.
16.
17.
18.
提出了一种二维离散小波提升变换(2DDWT)的2×2并行结构。该结构充分利用了2DDWT算法固有的行并行、列并行、行列并行的三种并行性,有效提高了算法执行速度,同时显著降低了硬件存储需求。处理N×N图像的时间为N2/4+N/2+1,系统存储需求为3N。FPGA实现结果证明了本设计的正确性和有效性。 相似文献
19.
20.
研究并设计实现了一种嵌入式通用图形加速芯片。该芯片将图形图像的显示功能完全用硬件逻辑电路实现,把嵌入式微处理器从繁重的图形图像显示处理任务中解放出来,不但提高了图形图像的处理速度,而且改善了系统响应速度和实时性。另外,芯片具有通用的数据、地址和控制总线,能与各种不同的嵌入式微处理器通信,并能作为微处理器寻址空间的一部分而被直接访问,因而具有很强的通用性。详细分析了该图形加速芯片的总体结构设计和各模块的功能,并在FPGA板上成功的实现图形图像的显示,达到了预定的设计目标。 相似文献