基于PCIe总线的数据采集卡设计与实现

为了实现对多路高速光信号采集,利用FPGA设计基于PCIe总线的数据采集系统;对PCIe总线低速Slave通道与高速DMA通道的关键算法进行了研究;首先,介绍了数据采集卡的硬件构成及基本工作原理,提出了PCIe总线算法需要解决的数据传输问题;然后,分析数据采集卡PCIe总线低速Slave通道和高速DMA通道原理以及实现的关键算法;通过Modelsim和SignalTap工具分别对数据传输算法进行功能验证和在线仿真;最后,将设计数据采集卡互联PCIe上位机进行实际测试;实验结果表明,本设计PCIe总线采用X4接口模式,数据传输系统的数据上传峰值速率为615.38 MB/s,可以满足稳定可靠、高带宽、模块化等要求。     

UM-BUS总线测试系统中PCIe的设计与实现

UM-BUS总线单通道理论带宽可达200 Mb/s,采用16通道并发传输时,理论带宽可达400 MB/s,其测试系统需要在数据采集终端与PC之间建立不低于此带宽的通信通道。PCIe1.1采用4通道传输时理论带宽可达1 GB/s,满足了UM-BUS总线测试系统的传输带宽需求,由此设计实现了UM-BUS总线测试系统的PCIe1.1 x4链路通道的应用方案,给出了基于FPGA的PCIe总线的BMD传输方案。测试结果表明,该方案实际传输速度可达550 MB/s,满足UM-BUS总线测试系统的带宽需求。     

基于FPGA的PCIe总线接口的DMA传输设计

串行的PCIe接口是第3代I/O互连标准,具有高速率和高带宽等特点,克服了传统PCI总线在系统带宽、传输速度等方面的固有缺陷,具有很好的应用前景;本设计使用Altera公司FPGA提供的PCIe IP硬核提出了一种实现PCIe接口的方法,并针对其高带宽的优势,设计了PCIe总线的高速DMA数据传输方案;利用自行开发的PCIe接口板,在QuartusⅡ11.0开发环境下进行SignalTapⅡ在线仿真并实际传输验证,DMA传输带宽在500MB/s以上,表明该设计方案可以满足PCIe总线传输带宽的要求。     

基于PCIe的DMA传输在UM-BUS测试系统中的设计与应用

动态可重构高速串行总线(UM-BUS)是一种利用多通道并发冗余的方式来实现总线动态容错的高速串行总线。它的测试系统可以实现对总线的通信过程进行监测、存储与分析。由于测试系统需要在数据采集终端与PC之间建立高带宽的通信通道,设计了UM-BUS总线测试系统的PCIe2.0 x1通道的应用方案,设计并实现了基于FPGA的PCIe总线DMA数据传输方案。实验测试结果表明,实际传输速度可以稳定达到200 MB/s以上,完全满足总线测试系统中对数据传输速率的要求。     

相控阵雷达天线阵面记录回放系统

相控阵雷达广泛应用,其天线阵面对记录回放系统的数据速率要求提升。针对两种传统记录回放系统架构的不足,结合其优点,设计并实现了一种新型的基于FPGA的记录回放系统。该系统设计为板卡的形式,FPGA实现对硬盘的读写操作,采用自定义的文件系统对数据进行管理。经过测试,系统记录速度可以达到292 MB/s,回放速率为340 MB/s。实验结果表明,该记录回放系统性能稳定,通用性好,存储速率满足要求。     

一种多通道并行固态存储系统的设计与实现

鉴于高速数据采集系统对实时数据存储带宽和容量的要求,提出一种基于现场可编程门阵列（FPGA）的高速多通道并行固态存储系统。该系统以现场可编程门阵列器件XCV5LX110T为核心,选用大容量高速闪存芯片作为存储介质,通过采用并行总线拓宽技术和流水线缓冲技术,在FPGA片内搭建高速多通道并行存储硬件架构,从硬件角度提高系统的数据吞吐带宽。设计一种基于超级页的地址映射策略,并使用该策略对闪存转换层算法的请求处理机制进行并行加速优化,从软件角度提高系统的存储并行性。测试结果表明,该系统的最大存储速度达到73MB／s,其性能指标能满足高速实时数据存储的需求,证明多通道存储架构和FTL算法具有良好的并行性和可扩展性。     

基于PCIe总线的卫星导航信号传输系统设计

为了满足高精度软件接收机对卫星导航中频信号传输系统的新要求,设计了一种基于PCIe总线的传输系统.该系统以Virtex-5 FPGA为核心控制器件,以DMA方式通过4通道PCIe接口传输导航卫星数据.详细介绍传输系统AD模块、DMA控制模块、中断模块等核心模块的FPGA实现方法.经过测试与验证,系统读写速率分别达到了800 MB/s和650 MB/s,可以满足不同层次导航软件接收机对原始导航数据的需求.     

一种大容量并行采集系统实现方法

针对数据采集多通道和大容量存储的实际需求,提出了一种基于AD7658级联和CF卡存储的设计方案,重点对多通道信号隔离技术、AD级联控制及CF卡存储接口逻辑设计进行了详细的讨论。以FPGA作为主控芯片,完成对AD7658级联方式的采样率及数据串、并转换等控制;同时完成CF卡读、写、擦除等功能,并最终通过自定义协议将数据上传,上传速率达10 MB/s。测试结果表明,该模块数据采集功能正常,存储容量不小于500 MB,满足系统设计要求     

一种可灵活扩展的高速存储系统的文件管理协议

在整个高速存储系统的实现中,文件管理技术对数据记录速度及数据索引和提取速度起着至关重要的作用。目前文件管理系统分为自定义的文件系统和通用的标准文件系统,该文件管理协议融合了自定义文件系统的高带宽性能以及标准文件系统的存储容量和速度的灵活扩展性,并且具有良好的用户体验。经测试,存储容量为12T时,数据采集传输速度可达到6.4 Gbps,数据回放速度可达到7 Gbps;而在其他条件相同情况下,该文件管理系统可以灵活扩充存储容量和存储速度,数据回放速度预估可达8 Gbps。     

基于PXI总线的信号录取系统设计

针对某型测试设备信号录取过程中信号种类多,实时性要求高,数据量大的特点,设计了一种基于PXI总线的数据录取系统。该系统以凌华公司的PXI-2630仪器机箱以及数据采集卡为硬件平台,采用LabVIEW进行编程,运用多线程,循环缓存,高速磁盘流,同步触发等技术实现了对信号的实时采集、存储与回放;实验结果表明该套录取系统运行稳定可靠,达到了预期的效果。     

基于单片机控制的语音采集与回放系统设计研究

介绍了一种采用不同编码方式的语音信号采集与回放系统的设计方案,该系统以AT89C51单片机为控制核心,主要结构由语音前级处理通道、A/D转换模块、单片机控制兼数据处理模块、D/A转换模块、键盘模块和后级处理通道组成,实现了语音的采集与回放功能。系统采用32kB的62256芯片作为语音存储介质,在PCM、DPCM、IV三种编码模式下都能较好地实现语音回放功能。整个系统结构简练、友好,具备较高的性能指标,设计的整体实现具有一定的实用参考价值。     

基于PCIe的多路传输系统的DMA控制器设计

为了避免PCIe传输过程中PIO写延时、主机与嵌入式处理系统交互次数过多等问题对于传输带宽的影响,设计了一种基于命令缓冲机制的直接存储访问（DMA）控制器以提高传输带宽利用率。采用FPGA端内部设置命令缓冲区的方式,使得DMA控制器可以缓存PC端的数据传输请求,FPGA根据自身需求动态地访问PC端存储空间,增强了传输灵活性;同时,提出一种动态拼接的DMA调度方法,通过合并相邻存储区访问请求的方式,进一步减少主机与硬件的交互次数和中断产生次数。系统传输速率测试实验中,DMA写最高速率可达1631 MB/s,DMA读最高速率可达1582 MB/s,带宽最大值可达PCIe总线理论带宽值的85.4%;与传统PIO方式的DMA传输方法相比,DMA读带宽提升58%,DMA写带宽提升36%。实验结果表明,本设计能够有效提升DMA传输效率,明显优于PIO方式。     

基于高速安全存储SoC芯片的PCIe与SATA通路验证

针对传统SATA控制器存储系统性能受限、安全性不足问题,提出并设计了一款可实现PCIe（peripheral component interconnect express）与SATA（serial advanced technology attachment）协议传输数据互转,基于SM4算法实现本地数据安全存储的高速安全存储SoC（system of chip）芯片。通过构建合理的片内PCIe与SATA互转数据传输通路,利用PCIe VIP（verification intellectual property）及UVM（universal verification methodology）技术搭建系统应用级仿真验证平台,设计基于SystemVerilog语言的源激励用例和C固件,利用脚本自动化控制实现仿真验证。仿真结果表明,该SoC芯片通路上各设备链路建立正确,实现PCIe与SATA互转通路数据正确传输,测试带宽472 MBps,基于SM4算法的本地安全存储加解密无误,SM4算法加解密带宽1.33 Gbps。根据仿真实验结果可知,该PCIe与SATA桥接转换SoC芯片架构设计是可行的,实现了本地数据的安全存储,为进一步进行数据高速转换访问、安全传输存储研究奠定了重要基础。     

基于CPLD芯片控制的视频图像处理系统设计

针对当前连续视频图像的空间冗余性较高,图像数据处理及时性较差的问题,设计了基于CPLD芯片控制的视频图像处理系统。将CPLD存储模块内提取的数据信息,平均分配至视频图像采集元件及图像边缘检测元件中,再借助信息传输信道,建立与VGA视频图像显示模块的物理连接,实现视频图像处理系统的硬件执行方案设计。利用分数像素差优化结果,规范子窗口的动态显示权限,控制连续视频图像在空间范围内的冗余化程度,完成图像源路数的智能控制处理。联合视频进程与多线程控制原理,实施数据包缓冲区的信息排序,再建立全新的视频流存储模式,实现视频流的完整播放。对比实验结果表明,与多路视频处理手段相比,应用CPLD芯片控制处理系统后,图像数据帧缓存速率明显提升,而VGA信息转换指标却大幅下降,在抑制连续视频图像空间冗余能力的同时,解决了图像数据处理不及时的问题。     

基于DSP和LabVIEW的串口通信在振动信号检测中的应用

给出了基于数字信号处理器（DSP）和虚拟仪器技术LabVIEW的信号通信及分析研究,利用DSP采集数据,并配置了串行口通信模块,基于LabVIEW软件开发了上位机通信程序和数据处理程序,实现了振动信号的处理、显示和保存。该文给出了一种实时采集、快速处理、性价比高的振动信号检测系统,可用于旋转机械工作状态监测和故障诊断。     

基于AD7677和M EGA64高速数据采集系统的设计

开发了一套基于AD7677和MEGA64的高速数据采集系统。下位机硬件系统主要由信号调理模块、A/D转换模块、MEGA处理器模块、串口通信模块组成。它能够实现信号的采集及前端处理,并能通过串口总线与上位机通信。上位机软件系统采用NI公司生产的Lab Windows/CVI 8.0工控软件,实现对数据的存储、后端处理及显示。重点阐述了系统原理及硬件、软件的设计。     

高速大容量固态存储器设计

为满足信息的高速大容量存储需求,提出基于闪存(FLASH)的固态存储器设计方法。介绍FLASH的结构、存储操作的实现方法和高速存储等相关技术。以通用串行总线和现场可编程门阵列(FPGA)可编程设计为基础,通过FPGA对多片FLASH的编程控制实现高速大容量存储。仿真结果证明,该方法能实现80 MB/s的数据记录速度和20 MB/s的数据回放速度,以及256 GB的存储容量。     

PCIe接口的BAC时统节点设计

针对BAC时统节点在PCIe计算机系统中的应用,基于新型线性隔离和PCIe端点硬核应用和BAC码转换解析,实现了一种BAC时统节点设计。实现了该节点的总体电路设计,同时实现了BAC输入信号的线性隔离电路、迟滞比较输出BAC信号采样点电路、BAC信号的A/D转换采集电路、ALTERA FPGA的FIFO和PCIe端点硬核应用设计。基于FPGA实现的PCIe接口、FIFO和控制逻辑计以及实现的线性隔离,在简化节点设计的同时,也大大提高了适用性。