深耗尽SOI MOSFET的短沟道效应

用二维分析模型和计算机模拟研究了深耗尽绝缘层上硅MOSFET中的短沟道效应。通过耗尽膜的垂直电场对穿过源和漏区的水平电场有很大的影响,减薄硅膜的厚度就可以大大地削弱短沟道效应。     

抑制 SOIp- MOSFET中短沟道效应的 GeSi源 /漏结构

提出在 SOI p- MOSFET中采用 Ge Si源 /漏结构 ,以抑制短沟道效应 .研究了在源、漏或源与漏同时采用 Ge Si材料对阈值电压漂移、漏致势垒降低 (DIBL)效应的影响 ,并讨论了 Ge含量及硅膜厚度变化对短沟道效应及相关器件性能的影响 .研究表明 Ge含量应在提高器件驱动电流及改善短沟道效应之间进行折中选择 .对得到的结果文中给出了相应的物理解释 .随着器件尺寸的不断缩小 ,Ge Si源 /漏结构不失为 p沟 MOS器件的一种良好选择     

新型SON器件的自加热效应

分析了自加热效应对SON器件性能的影响,并与SOI器件进行了比较．提出构造散热通路的方法来抑制SON器件的自加热效应,分析了不同通路情况对自加热效应的抑制程度．还对散热性能较好的具有不连续空洞埋层的SON器件进行了研究,并分析了空洞大小和横向位置偏差对器件性能的影响,为器件结构设计提供了指导．     

新型SON器件的自加热效应

分析了自加热效应对SON器件性能的影响,并与SOI器件进行了比较.提出构造散热通路的方法来抑制SON器件的自加热效应,分析了不同通路情况对自加热效应的抑制程度.还对散热性能较好的具有不连续空洞埋层的SON器件进行了研究,并分析了空洞大小和横向位置偏差对器件性能的影响,为器件结构设计提供了指导.     

新型纳米尺寸MOSFET器件的模拟和设计

在半导体器件的研制过程中,用计算机数值模拟取代测量方法来优化设计器件的性能参数,则器件的调试周期将显著缩短,费用将大幅度降低。本文简述了新型纳米尺寸MOSFET器件模拟的主要物理模型和数值方法,阐述MOSFET相关器件模拟的国内外研究动态,判断其发展趋势和研究方向。     

基于BSIM深亚微米级MOSFET短沟道效应建模和特征提取方法研究

本文基于BSIM标准研究了现代深亚微米级MOSFET器件的建模和特征提取方法,着重在于短沟道效应方面,其中测试样品由Micron^TM公司提供,最短沟道长度仅为0.16微米.内容包括一般短沟道效应、基板效应和漏极感应势垒降低效应(简称DIBL效应)等.研究表明,实验数据和BSIM模型结果较好吻合,证明文中方法的有效性以及较好的应用前景.     

凹槽栅MOSFET凹槽拐角的作用与影响研究

短沟道效应是小尺寸ＭＯＳＦＥＴ中很重要的物理效应之一，凹槽栅ＭＯＳＦＥＴ对短沟道效应有很强的抑制能力，通过对凹槽栅ＭＯＳＦＥＴ结构，特性的研究，发现凹槽拐角对凹槽栅ＭＯＳＦＥＴ的阈值电压及特性有着显著的影响，凹槽拐角处的阈值电压决定着整个凹槽栅ＭＯＳＦＥＴ的阈值电压，凹槽拐角的曲率半径凹槽ＭＯＳＦＥＴ一个重要的结构参数，通过对凹槽拐角的曲率半径，源漏结深及沟道掺杂浓度进行优化设计，可使凹槽栅ＭＯＳ     

基于结构函数的功率MOSFET器件热阻研究

热阻是衡量功率MOSFET器件散热能力的重要参数,对其准确测试与分析具有重要意义。基于结构函数理论,同一功率MOSFET器件在不同条件下进行两次实验,通过积分结构函数分离点来确定器件热阻。该方法简单准确,可重复性好,实验测试结果为0.5 K/W,与有限元(FE)建模获得的0.44 K/W符合较好。对比两不同批次器件的微分结构函数,其中一种器件微分结构函数发生0.2 K/W偏移,超声波扫描(SAM)发现该器件焊料层存有空洞,该方法可用来判断器件内部工艺的好坏。     

亚50nm自对准双栅场效应晶体管的量子和短沟道效应的研究

采用有限元法自洽求解泊松-薛定谔方程,数值模拟了一种新型的亚50nm N沟道双栅MOS场效应晶体管的电学特性,系统阐述了尺寸参数对短沟道效应的影响规律.比较了不同尺寸参数下的亚阈值摆幅、阈值电压下跌和D IBL效应以及沟道跨道,获得了最佳硅鳍宽度(Tfin)和栅极长度(Lg)参数.模拟结果与实验数据的经典数值模拟进行了比较,表明由于电子束缚效应对器件性能的影响,考虑量子效应对F inFET器件的性能优化尤其重要.     

多晶硅超自对准技术在双极超高速器件工艺中的研究

叙述了在硅双极型超高速工艺中研究使用的多晶硅超自对准技术通过对器件结构的比较，工艺特点的分析，进行了改善关键技术的探讨，并在我们现有基础条件下，开展了用ＳＳＴ研制晶体管的实验。     

SOI MOSFET器件X射线总剂量效应研究

研究了以10keV X射线为辐照源对注氧隔离(SIMOX)SOI MOSFET器件进行辐照的总剂量效应.采用ARACOR 10keV X射线对埋氧层加固样品与未加固的对比样品在开态和传输门态两种辐照偏置下进行辐照,分析了器件的特性曲线,并计算了SOI MOS器件前栅与寄生背栅晶体管辐照前后的阈值电压的漂移.实验结果表明,加固样品的抗辐射性能优越,且不同的辐照偏置对SOI MOSFET器件的辐照效应产生不同的影响.     

Si（Ge）MOSFET器件微结构的研究

采用横断面的透射电子显微术，扫描电子显微术和高分辨电子显微学方法，研究了ＧｅＳｉ沟道ｐ－ＭＯＳＦＥＴ的微结构。观察表明，器件是由Ｓｉ基片／ＳｉＯ２非晶层／ＳＯＩＳｉ层／ＧｅＳｉ沟道层／超薄ＳｉＯ２非晶层／Ｓｉ细晶层／ＳｉＯ２非晶层／Ａｌ电极层等组成的；ＳＯＩＳｉ层工作区单晶性良好，很难找到缺陷，缺陷能效地被限制在工作两侧的缺陷聚集区；在ＳＯＳＳｉ层和ＧｅＳｉ沟道层之间存在着一些瓣状衬底，它可能是在     

双多晶硅栅SOI MOS器件的研究

采用多晶硅栅全耗尽ＣＭＯＳ／ＳＩＭＯＸ工艺成功研制出多晶硅栅器件,其中Ｎ＋栅ＮＭＯＳ管的阈值电压为０．４５Ｖ,Ｐ＋栅ＰＭＯＳ管的阈值电压为－０．２２Ｖ,在１Ｖ和５Ｖ电源电压下多晶硅栅环振电路的单级门延迟时间分别为１．７ｎｓ和３５０ｐｓ,双多晶硅栅ＳＯＩ技术将是低压集成电路的一种较好选择。     

基于PD SOI工艺的高压NMOS器件工艺研究

由于PD SOI工艺平台的特殊性,P阱浓度呈现表面低、靠近埋氧高的梯度掺杂。常规体硅的高压N管结构是整个有源区在P阱里的,需要用高能量和大剂量的P注入工艺将漂移区的P阱反型掺杂,这在工艺上是不容易实现的。文章针对常规高压NMOS器件做了仿真,发现漂移区必须采用能量高达180 KeV、剂量6×1013以上的P注入才能将P阱反型,形成高压NMOS器件,这在工艺实现上不太容易。而采用漂移区在N阱里的新结构,可以避免将P阱上漂移区反型的注入工艺,在工艺上容易实现。通过工艺流片验证,器件特性良好。     

SOI MOSFET 抗辐射加固的常用方法与新结构

SOI CMOS技术存在许多优势,但由于存在厚的埋氧层,其总剂量效应反而比体Si器件更差,因此需进行总剂量抗辐射加固设计.对几种SOI MOSFET的栅氧、埋氧和场氧总剂量抗辐射加固的方法进行了对比较分析,指出了各自的优劣势,给出了研究方向.并对FLEXFET和G4-FET三维SOI器件抗辐射加固新结构进行了阐述,分析了其优越性.     

0.18 μm射频SOI LDMOS功率器件的研究

在提出0.18μm射频SOI LDMOS功率器件研究方法的基础上,对工艺进行了设计,并制备了栅宽为1 200μm,栅长为0.7μm,漏的注入区与栅的距离为1.5μm的0.18μm射频SOILDMOS功率器件。对器件进行了测试和模拟,在工作频率为3 GHz,直流偏置电压VDS为3 V,VGS为1.5 V,输入功率Pin为5 dBm时,Pout、增益和PAE分别为15 dBm1、0 dB和35%。     

SOIMOSFET因辐照引起的部分耗尽与全耗尽过渡区的漂移

首次报道了辐照所引起的 SOI/ MOS器件 PD (部分耗尽 )与 FD (全耗尽 )过渡区的漂移 .基于含总剂量辐照效应的 SOI MOSFET统一模型 ,模拟了 FD与 PD过渡区随辐照剂量的漂移 .讨论了辐照引起 FD与 PD器件转化的原因 ,进一步分析了 FD与 PD器件的辐照效应     

物联网智能终端技术研究

物联网智能终端从炒作阶段进入产品化阶段。微型化、集成化、智能化和多样化的传感器帮助物联网智能终端将现实世界数字化。而具备应用处理能力的处理器和先进的操作系统实现物联网终端的智能,通过云计算和大数据加强其智能化。和智能手机一样,物联网智能终端需要建立活跃的生态系统,激发开发者创新。旨在探讨、分析和展示上述几个关键技术的新进展和演进趋势。     

SOI/MOSFET Kink效应的模拟和分析

非全耗尽SOI/MOS晶体管由于存在“Kink效应”而限制了它的应用范围。本文考虑了沟道夹断区的碰撞电离和横向寄生晶体管效应,对浮置衬底SOI/nMOS晶体管的电流—电压特性曲线进行了理论计算,讨论了Kink效应的产生机理。计算结果与实验符合甚好。对器件参数的分析可以定性地指导抑制Kink效应的器件优化设计。     

光因特网中的关键光器件技术研究

对光因特网中的关键光器件技术进行了探讨与研究。下一代光通信网络的发展,关键在于其光器件技术的突破上,要克服光网络节点处理的速率瓶颈、实现全光联网、高效传送和交换IP业务,就必须积极研究开发新的光器件。在光开关技术、光纤放大器技术、波长变换器技术以及其它关键光器件技术上有所突破,是建设光因特网的关键所在。