一种隐埋缓冲掺杂层高压SBD器件新结构

提出了一种新型隐埋缓冲掺杂层(IBBD)高压SBD器件,对其工作特性进行了理论分析和模拟仿真验证.与常规高压SBD相比,该IBBD-SBD在衬底上方引入隐埋缓冲掺杂层,将反向击穿点从常规结构的PN结保护环区域转移到肖特基势垒区域,提升了反向静电释放(ESD)能力和抗反向浪涌能力,提高了器件的可靠性.与现有表面缓冲掺杂层...     

基于SCR结构的纳米工艺ESD防护器件研究

本文主要针对用于ESD防护的SCR结构进行了研究。通过对其ESD泄放能力和工作机理的研究,为纳米工艺下的IC设计提供ESD保护。本文的研究主要集中在两种常见的SCR上,低触发电压SCR(LVTSCR)与二极管辅助触发SCR(DTSCR)。本文也对以上两种SCR结构进行了改进,使得其能够在不同工作环境和相应电压域下达到相应的ESD防护等级。本文的测试与分析基于传输线脉冲测试仪(TLP)与TCAD仿真进行,通过对SCR中的正反馈工作机理的阐述,证明了SCR结构是一种新颖有效的ESD防护器件。     

高压SOI工艺SCR ESD保护器件研究

针对ESD保护器件SCR的维持电压和触发电压难以调整的问题,设计了一种SCR版图形式,这种新型的SCR版图形式可以将维持电压和触发电压进行最优化的调整,同时不改变原有的高压工艺的特点。从而解决了在高压ESD保护领域,使用SCR做ESD保护器件容易引入闩锁效应的问题,是目前高压ESD保护领域较好的解决方案。     

Gate Grounded NMOS器件的ESD性能分析

文章基于0.18μm CMOS工艺制程的1.8V NMOS器件,从工艺的角度并用TLP测试系统对栅极接地的NMOS(GGNMOS)ESD器件进行比较分析.介绍了SAB和ESD注入对GGNMOS的性能影响,影响GGNMOS ESD性能的瓶颈是均匀开启性.在GGNMOS版图等其他特征参数最优的前提下,采用SAB能改善其均匀...     

功率VDMOS器件ESD防护结构设计研究

随着半导体工艺的不断发展,器件的特征尺寸在不断缩小,栅氧化层也越来越薄,使得器件受到静电放电破坏的概率大大增加。为此,设计了一种用于保护功率器件栅氧化层的多晶硅背靠背齐纳二极管ESD防护结构。多晶硅背靠背齐纳二极管通过在栅氧化层上的多晶硅中不同区域进行不同掺杂实现。该结构与现有功率VDMOS制造工艺完全兼容,具有很强的鲁棒性。由于多晶硅与体硅分开,消除了衬底耦合噪声和寄生效应等,从而有效减小了漏电流。经流片测试验证,该ESD防护结构的HBM防护级别达8 kV以上。     

LDMOS-SCR ESD器件漂移区长度对器件性能的影响

采用软件仿真一系列的横向扩散金属氧化物半导体(Laterally diffused metal oxide semiconductor,LDMOS)可控硅(Silicon controlled rectifier,SCR)静电放电(Electrostatic discharge,ESD)保护器件,获取工作状态的I-V曲线。结果表明,随着漂移区间距缩小,单位面积的失效电流增大,器件的ESD保护水平提高,但器件的维持电压减小,器件的鲁棒性降低。仿真提取关键点的少数载流子浓度、电流密度、电压强度等电学特性,根据采样结果和理论分析,内部载流子输运能力增强,但导通电阻无明显变化是该现象的内在原因。采用0.5μm 5V/18V CDMOS(Complementary and double-diffusion MOS,互补型MOS和双扩散型MOS集成)工艺流片并测试器件,测试结果证实了仿真结论。为了提高器件的失效电流且不降低维持电压,利用忆阻器无源变阻的特性,提出了一种新型的LDMOS-SCR ESD保护器件(M-ESD器件),理论分析表明,该器件内部忆阻器与寄生晶体管组成的系统能够有效地协同工作,在不增大芯片面积和不降低维持电压的情况下,使器件的失效电流增加,提高器件保护水平。     

MOS器件的ESD失效

静电放电(ESD)对半导体器件,尤其是金属氧化物半导体(MOS)器件的影响日趋凸显,而相关的研究也是备受关注.综述了静电放电机理和3种常用的放电模型,遭受ESD应力后的MOS器件失效机理,MOS器件的两种失效模式;总结了ESD潜在性失效灵敏表征参量及检测方法;并提出了相应的静电防护措施.     

寄生电阻对高压器件ESD性能的影响

本文从理论上分析了衬底寄生电阻以及漏端镇流电阻对高压LDMOS器件ESD特性的影响。文中采用了多种结构对上述参数进行优化,并将其在0.35μm BCD工艺下进行试验,测试结果表明增加寄生电阻可以有效地提高器件的ESD泄放能力,最优结构的二次击穿电流由原始器件的0.75A增大到3.5A,即泄放电流增加了367%。     

一种新的ESD防护器件的多脉冲TLP仿真方法

 提出了一种新的集成电路ESD防护器件的TLP仿真方法,该方法类似于实际的TLP测量过程,在器件结构上施加一系列电流脉冲,获得相应的电压-时间曲线。分别截取每个电流脉冲及其电压响应70%~90%部分的平均值,取得的每一对电压和电流平均值作为I-V曲线上的一点,从而得到电流-电压特性曲线。在此基础上,不仅可得到触发电压V_t1和维持电压V_h,而且可以获取二次击穿电流I_t2。对LSCR的仿真结果表明仿真结果与测试结果符合的很好。     

一种验证ESD发生器放电电流性能的简易方法

针对GB/T 17626.2-2018静电发生器放电电流的校验,提出了一种简易的校验方法.该方法用实验室一般常用的设备即可进行,避免了实验室必须具有电流靶、电流靶适配器才能开展校验的情况.该方法用定向耦合器替代电流靶,实现了为静电发生器加载和放电电流信号取样的功能.用此方法,可以测量放电电流峰值、30 ns处放电电流幅值、60 ns处放电电流幅值、放电电流脉冲的上升时间和下降时间,实现对静电放电发生器放电电流性能的校验.该方法简单易行,随时可以进行.     

Ti/4H-SiC SBD中子辐照效应的研究

采用1 MeV的中子对Ti/4H-SiC肖特基势垒二极管(SBD)的辐照效应进行研究,观察了常温下的退火效应.实验的最高中子剂量为1×1015 n/cm2,对应的γ射线累积总剂量为33 kGy (Si).经过1×1014 n/cm2的辐照后,Ti/SiC肖特基接触没有明显退化;剂量达到2.5×1014 n/cm2后,观察到势垒高度下降;剂量达到1×1015 n/cm2后,势垒高度从1.00 eV下降为0.93eV;经过常温下19 h的退火后,势垒高度有所恢复,表明肖特基接触的辐照损伤主要是由电离效应造成的.辐照后,器件的理想因子较辐照前有所上升;器件的正向电流(VF=2V)随着辐照剂量的上升而下降.     

新颖的氧化生长绝缘层的MISiC传感器特性研究

采用新颖的NO和O2 CHCCl3(TCE)氧化技术制备金属-绝缘-体SiC(MISiC)肖特基势垒二极管(SBD)气体传感器的栅绝缘层,研究了传感器的响应特性。结果表明,传感器可快速的检测低浓度的氢气,NO氮化氧化改善了绝缘层的界面,TCE工艺降低了界面态密度和氧化层的有效电荷密度,并同时提取重金属以提高传感器的性能,使其可在高温(如300℃)等恶劣环境下长期可靠的工作,研究还发现:适当增加绝缘层厚度有助于传感器灵敏度和可靠性的改进。     

4H-SiC SBD和JBS退火研究

在4H-SiC外延材料上制备了SBD和JBS器件,研究并分析了退火温度对这两种器件正反向特性的影响。结果表明,低于350℃退火可同时提高SBD和JBS的正反向特性。当退火温度高于350℃时,二者的正向特性都出现退化,SBD退化较JBS更为严重。JBS阻断电压随退火温度升高而增大,在退火温度高于450℃时增加趋势变缓。SBD阻断电压随退火温度升高先升后降,在500℃退火时达到一个最大值。可见一定程度的退火有助于提高4H-SiCSBD和JBS器件的正反向特性,但须考虑其对正反向特性的不同影响。综合而言,退火优化后JBS优于SBD器件性能。     

Low Conversion Loss Mixers with Improved Finline Transition and Bandstop Filter

A Ka-Band hybrid integrated single-ended mixer with low conversion loss is designed in this paper. In the proposed circuit architecture, metallic via holes are implemented along the mounting edge of substrate embedded in the split-block of WG (waveguide)-finline-microstrip transition. Simulated results show that the effect of high-order modes due to the mounting groove is effectively eliminated and the transition loss is greatly improved. Meanwhile, a slow wave and bandstop filter at Ka band, which presents an equivalent short circuit, is designed for the maximized utilization of idle frequency energy, RF and LO signal energy. In this way, the conversion loss of the mixer can be further improved. The lowest measured conversion loss 3.52dB is obtained at 32.2 GHz; the conversion loss is flat and less than 5.68dB over the frequency band from 29 to 34 GHz. Supported in part by National Natural Science Foundation of China (NSFC) under Grants 60621002 and in part by NSFC under Grants 60471017.     

功率肖特基二极管的优化设计

本文由描述功率肖特基势垒二极管电学特性的基本方程出发,结合对典型整流电路效率、器件正向压降、反向耐压及温度特性等参数的数值分析,给出器件设计折衷优化的理论依据.     

高Al组分AlGaN肖特基二极管研制

制备了高Al组分AlxGal-xN肖特基二极管(x≥0.4),并且研究了该二极管在退火前后I-V特性的变化.计算了退火前后该器件的理想因子、势垒高度.退火后势垒高度由0.995 eV提高到1.1689 eV,理想因子由1.699增大为1.934,器件的接触特性得到改善,在-5V时,暗电流密度减小为1.025×10-6 A/cm2.     

一种新型SiC SBD的高温反向恢复特性

与传统硅基功率二极管相比,碳化硅肖特基势垒二极管(SiC SBD)可提高开关频率并大幅减小开关损耗,同时有更高的耐压范围.设计并制作了具有场限环结终端和Ti肖特基接触的1.2 kV/30 A SiC SBD器件,研究了该SiC SBD在100~300℃时的反向恢复特性.实验结果表明,温度每上升100℃,SiC SBD反向电压峰值增幅为5%左右,而反向恢复电流与反向恢复时间受温度影响不大;温度每升高50℃,反向恢复损耗功率峰值降低5%.实验结果表明该SiCSBD在高温下能够稳定工作,且具有良好的反向恢复特性,适用于卫星、航空和航天探测、石油以及地热钻井探测等需要大功率、耐高温和高速器件的领域.     

基于结终端扩展的4H-SiC肖特基势垒二极管研制

采用高真空电子束热蒸发金属Ni分别作肖特基接触和欧姆接触,离子注入形成结终端扩展表面保护,研制出Ni/4H-SiC肖特基势垒二极管(SBD)。I-V特性测量说明,Ni/4H-SiCSBD有较好的整流特性,热电子发射是其主要的运输机理。实验测量其反向击穿电压达1800V,且反向恢复特性为32ns。     

14 nm FinFET工艺下栅隔离型二极管的ESD防护性能研究

当集成电路工艺进步到鳍式场效应晶体管(FinFET)技术节点时,二极管仍广泛用于输入/输出端口(I/O)的静电放电(ESD)防护工程,但二极管单位宽度鲁棒性比平面工艺有所降低。文章基于14 nm FinFET工艺,对栅隔离型二极管的失效电流(I_t2)、失效电压(V_t2)、单位宽度失效电流(I_t2/Width)以及单位面积失效电流(I_t2/Area)进行了详细研究,并给出了ESD器件特性随尺寸参数的变化趋势。实测数据表明,I_t2/Width随着Fin数目(n_fin)、沿Fin方向的倍乘因子(F_n)、垂直于Fin方向的倍乘因子(Y_array)等的增加均会有所降低,但I_t2/Area却有所提高,且开启电阻几乎不受n_fin和F_n的影响。