基于双环调节的快速瞬态响应无片外电容LDO

基于双环路控制构建推挽结构,增强了功率管栅端的摆率,改善了无片外电容LDO的瞬态响应。此外,结合A类复合放大器特性,降低了功率管栅端阻抗,有利于提升LDO的频率稳定性。该LDO输入电压范围为2.0~3.5 V,输出电压为1.8 V,最大负载电流为100 mA。当负载电流在1 μs内从100 μA跳变到100 mA以及从100 mA跳变到100 μA时,最大下冲电压为128 mV,最大上冲电压为170 mV,建立时间分别为2.5 μs和2.4 μs,电路工作时消耗的静态电流仅为12.6 μA。     

一种适用于SoC的瞬态增强型线性稳压器

为满足SoC系统负载快速变化的要求,提出了一种新型摆率增强型片上LDO系统。通过增加有效的内部检测电路,使LDO的功率管栅极电压可以快速地响应输出负载跳变,提高电路响应速度。采用中芯国际40 nm CMOS工艺模型,对电路进行仿真。仿真结果表明,当LDO的负载电流以100 mA/μs跳变时,电路的最大上冲电压为110 mV,下冲电压为230 mV,恢复时间分别为1.45 μs和1.6 μs。同时,在2 V电源电压下,电路的静态电流只有42 μA。     

一种低功耗、高稳定性的无片外电容线性稳压器

本文研究并设计了输出电压3.3V,最大输出电流为150mA的CMOS无片外电容的低压差线性稳压器(Off-chipcapacitor-free Low-dropout Voltage Regulator,LDO).该LDO采用了NMC(Nested Miller Compensation)频率补偿技术保证了系统的稳定性.另外,采用大电容环路和SRE(Slew Rate Enhancement)电路抑制输出电压的跳变,改善了瞬态响应.电路采用了低功耗设计技术.采用CSMC 0.5μm CMOS混合信号工艺模型仿真表明:整个LDO的静态电流仅为3.8μA;最差情况下的相位裕度约为88.50;在5V工作电压下,当负载电流在1μs内从150mA下降到1mA时,输出电压变化仅为140mV;在负载电流150mA的情况下,当电源电压在5μs内从3.5V跳变至5V时,输出电压变化也仅为140mV.     

一种采用电压检测器的无片外电容FVF-LDO

提出了一种基于翻转电压跟随器(FVF)的无片外电容低压差线性稳压器(LDO)。采用电压检测器来检测输出电压,大幅改善了瞬态响应,克服了常规LDO面积大、需要使用片内大电容的缺点,仅消耗了额外的静态电流。该LDO采用90 nm CMOS工艺进行设计与仿真,面积为0.009 6 mm²,输入电压为1.2 V,压差为200 mV。结果表明,在50 pF负载电容、3～100 mA负载电流、300 ns跃迁时间的条件下,产生的上冲电压为65 mV,瞬态恢复时间为1 μs,产生下冲电压为89 mV,瞬态恢复时间为1.4 μs,且将负载调整率性能改善到0.02 mV/mA。     

车规级LIN总线中55V摆率增强型LDO

针对传统车载芯片中高压型低压差线性稳压器(LDO)的负载电流小、电源抑制比低、瞬态响应差等问题,提出了一种增强型高压LDO,通过一种新型高压预调制电路,提高了高压LDO的电源抑制比;通过一种新型摆率增强电路,改善了高压LDO的瞬态响应。电路基于BCD-120 V CMOS工艺完成建模,仿真结果显示,电压可调范围为5.5～55 V,输出5 V;负载电流为800 mA;低频电源抑制比为96 dB;1μs内负载电流从1 mA跳变到800 mA时,输出端最大上冲电压为26.6 mV,响应时间为8μs;下冲电压为45.4 mV,响应时间为7μs,满足车规级局域互联网(LIN)总线中高压LDO的性能要求。     

基于负载电流动态泄放技术的LDO线性稳压器

通过对LDO瞬态响应的分析,基于负载电流动态泄放技术,提出一种新型LDO线性稳压电路,减小了负载电流阶跃变化对输出电压的影响,从而改善了系统的瞬态响应特性.采用0.18μm CMOS工艺模型进行仿真.结果表明,负载电流从1mA到120mA阶跃变化时,输出电压负向过冲减小60.1mV,恢复时间缩短33.4μs;从120mA到1mA阶跃变化时,输出电压正向过冲减小47mV,恢复时间缩短214.3μs.     

一种快速瞬态响应的无片外电容型LDO

设计了一种快速瞬态响应的无片外电容型LDO。采用高增益高带宽的超级跨导结构(STC)的误差放大器,利用动态偏置技术与电容耦合技术,极大地增强了摆率。引入额外的快速响应环路,进一步提升了瞬态响应速度。基于0.18 μm CMOS工艺进行设计。结果表明,该LDO的最低供电电压为1 V,漏失电压仅为200 mV,可提供最大100 mA的负载电流,能在最大输出电容为100 pF、最低负载为50 μA的条件下保证电路稳定。负载电流在0.5 μs内由50 μA跳变至100 mA时,LDO输出导致的过冲电压和下冲电压分别为200 mV和306 mV。     

适用于高频开关芯片的快速瞬态响应LDO设计

设计了一种片外大电容快速瞬态响应低压差线性稳压器。该LDO电路基于跨导线性结构设计,在输出级引入推挽结构,有效地减小过冲的幅值和恢复时间,提高了LDO的瞬态响应速度;利用浮动缓冲器驱动功率管,有效地提高了LDO的电流效率;采用动态零点补偿技术,保证了LDO在全负载范围内的环路稳定性。该LDO电路基于0.35μm BCD工艺设计与仿真验证。结果表明,在1.2 V~3 V输入电压范围,LDO的输出电压为1 V,静态电流约为50μA,可提供0~300 mA的负载。在上升下降沿为500 ns、幅度为300 mA、轻载持续时间为50μs的负载瞬态跳变下,过冲和下冲均小于20 mV。电路满足高频负载跳变的应用需求。     

一种带瞬态响应增强的无电容型LDO

在传统无电容型LDO的基础上,设计了一种带瞬态增强的无电容型LDO。采用频率补偿方案,有效减小所需的片上补偿电容,节约了芯片面积。采用了过冲/下冲检测电路,用于检测负载瞬间变化时输出电压的变化,通过调节功率管栅极电压,提升了LDO的瞬态响应速度。采用0.13 μm标准CMOS工艺,对设计的瞬态增强无电容型LDO进行仿真验证。结果表明,片上补偿电容为2 pF时,系统静态电流为30 μA,当负载在1 μs内从1 mA变化到50 mA时,输出电压过冲为88 mV,下冲为50 mV,与不带过冲/下冲检测电路的LDO相比,分别提高了56%和54%。     

一种缓冲器阻抗动态调整的LDO

提出了一种缓冲器阻抗动态调整的LDO结构。采用并联负反馈和阻抗动态调整技术,显著降低了缓冲级的输出阻抗,没有增加额外的静态电流,功率管栅极极点始终远在单位增益带宽之外,对稳定性没有影响。该缓冲级增大了功率管栅极的摆率,提高了LDO瞬态响应性能。基于TSMC 0.18 μm 3.3 V CMOS工艺进行设计,该LDO的输出电压为1.8 V,压差电压为0.2 V,最大输出电流为100 mA。仿真结果显示,LDO的静态电流只有5 μA,当负载电流在10 ns内从0 mA跳变到100 mA时,输出欠冲和过冲电压分别为88.2 mV和34.8 mV。     

Design of an LDO with capacitor multiplier

This paper presents a low quiescent current,highly stable low-drop out(LDO) regulator.In order to reduce capacitor value and control frequency response peak,capacitor multipliers are adopted in the compensation circuit with mathematic calculations.The phase margin is adequate when the load current is 0.1 or 150 mA.Fabricated in an XFAB 0.6μm CMOS process,the LDO produces 12.2 mV(0.7%) overshoot voltage while the current changes at 770 mA/100μs with a capacitor load of 10μF.     

一种快速瞬态响应的无片外电容LDO的设计

基于上华0.5μm工艺,设计了输入电压范围为3.5～6.5V,输出电压为3.3V,最大输出电流为100mA的CMOS无片外电容的低压差线性稳压器.提出了一种自动检测网络用来快速感应负载电流的变化,抑制输出电压的跳变,改善了负载瞬态响应.在稳定性方面,采用miller补偿,加之第二级采用了输出电阻很小的buffer结构[1],这样主极点和次极点分离很远使得系统稳定.仿真表明,该LDO在VIN=6.5V和VIN=3.5V下under-shoot分别为156mV和135mV,overshoot分别为145mV和60mV,线性调整率和负载调整率分别为0.023%和0.5%.     

一种瞬态响应增强的片上LDO系统设计

分析了传统LDO提高系统稳定性及瞬态响应的局限性,提出了一种片内集成补偿技术。该技术无需外挂电容和等效串联电阻(ESR),即可使系统在全负载范围内保持稳定,并具有良好的纹波抑制能力。仿真结果表明,系统空载时静态电流为46μA,且能提供200mA的最大负载电流,低频电源抑制比达到-65.6dB,启动时间只有16μs,在输出电容为10pF、负载电流以200mA/2μs突变时,最大下冲电压为120mV,上冲电压为160mV。     

基于高摆率误差放大器的无片外电容LDO设计

为了解决无片外电容低压差线性稳压器(LDO)的瞬态响应性能较差的问题,采用跨导提高技术设计了一种高摆率的误差放大器.在误差放大器的基础上,通过电容将LDO的输出端耦合至电流镜构建瞬态增强电路,提升LDO的瞬态响应能力,且瞬态增强电路可以引入两个左半平面零点,改善环路的稳定性.同时,误差放大器采用动态偏置结构,进一步减小...     

Development of Single-Transistor-Control LDO Based on Flipped Voltage Follower for SoC

The design issues of a single-transistor-control (STC) low-drop-out (LDO) based on flipped voltage follower is discussed in this paper, in particular the feedback stability at different conditions of output capacitors, equivalent series resistances (ESRs) and load current. Based on the analysis, an STC LDO was implemented in a standard 0.35-mum MOS technology. It is proven experimentally that the LDO provides stable voltage regulation at a variety of output-capacitor/ESR conditions and is also stable in no output capacitor condition. The preset output voltage, minimum unregulated input voltage, maximum output current at a dropout voltage of 200 mV, ground current and active chip area are 1 V, 1.2 V, 50 mA, 95 muA, and 140 mum times 320 mum, respectively. The full-load transient response in the no output capacitor case is faster than a micro second and is about 300 ns.     

一种1.2V,80mA,5μF快速瞬态响应、高稳定性LDO的设计

基于上华0.5μm工艺,设计了输入电压为1.5V,输出电压为1.2V,最大输出电流为80mA,用于DC/DC里的CMOS低压差线性稳压器(Low-dropout regulator),作为带隙基准输出端的后续模块,以达到滤波和提高参考电压精度的目的。提出了一种补偿网络,可以保证负载电流发生变化时,相位裕量不发生变化;在补偿网络的基础上添加一个感应电容能够快速跟踪极点的变化,从而保证在负载电流跳变瞬间稳定性保持不变,防止了输出电压发生振荡的情形。此外,设计了一种瞬态响应提高电路结构来改善负载瞬态响应。仿真结果表明,在tt corner下该LDO线性稳压器在负载电流为1mA和80mA时的相位裕度均为83°,环路增益为80dB,流片测试结果显示过冲电压和欠冲电压均不超过100mV。     

一种全集成型CMOS LDO线性稳压器设计

设计了一种基于0.25μm CMOS工艺的低功耗片内全集成型LDO线性稳压电路。电路采用由电阻电容反馈网络在LDO输出端引入零点,补偿误差放大器输出极点的方法,避免了为补偿LDO输出极点,而需要大电容或复杂补偿电路的要求。该方法电路结构简单,芯片占用面积小,无需片外电容。Spectre仿真结果表明：工作电压为2.5 V,电路在较宽的频率范围内,电源抑制比约为78 dB,负载电流由1 mA到满载100 mA变化时,相位裕度大于40°,LDO和带隙电压源的总静态电流为390μA。     

An ultra-low power output capacitor-less low-dropout regulator with slew-rate-enhanced circuit

An ultra-low power output-capacitorless low-dropout (LDO) regulator with a slew-rate-enhanced (SRE)circuit is introduced.The increased slew rate is achieved by sensing the transient output voltage of the LDO and then charging (or discharging) the gate capacitor quickly.In addition,a buffer with ultra-low output impedance is presented to improve line and load regulations.This design is fabricated by SMIC 0.18 μm CMOS technology.Experimental results show that,the proposed LDO regulator only consumes an ultra-low quiescent current of 1.2 μA.The output current range is from 10 μA to 200 mA and the corresponding variation of output voltage is less than 40 mV.Moreover,the measured line regulation and load regulation are 15.38 mV/V and 0.4 mV/mA respectively.     

基于动态频率补偿的LDO电路设计

文中提出了一种基于动态频率补偿技术的LDO电路。通过添加电压缓冲器,提高了LDO的环路增益和瞬态响应特性。该电路通过电流镜采样调整管电流,使主极点频率与第三极点频率随负载电流的改变而产生相同倍数的变化,克服了LDO零极点随负载变化而导致环路稳定性变差的问题。文中设计采用中电二十四所HC12.BJT工艺,利用Spectre仿真工具进行仿真,研究了不同负载电流下该LDO的频率特性及其稳定性问题。仿真结果表明,该电路在10 μA~100 mA负载电流的变化范围内,LDO环路的相位裕度保持在50°~70°之间,证明提出的LDO调整器具有良好的稳定性。     

一种动态补偿、高稳定性的LDO设计

设计并实现了一种动态补偿、高稳定性的LDO.针对LDO控制环路稳定性随负载电流变化的特点,给出一种新颖的动态补偿电路.这种补偿电路能很好地跟踪负载电流的变化,从而使控制环路的稳定性几乎与负载电流无关.设计采用CSMC 0.5μm标准CMOS工艺,利用Cadence的EDA工具完成电路设计、版图绘制和流片测试,最终芯片面...