基于日志分析的超级计算机错误预测方法研究*

大量的错误严重影响了超级计算机系统的稳定性,错误预测对于提高其稳定性有重要作用,日志分析是进行错误预测的有效方法.建立了错误预测的基本框架,包括日志的预处理、基础预测器和联合预测器,其中基础预测器包括时间预测器和关联预测器.在BlueGene/L日志上进行的实验结果显示联合预测器的预测效果比基础预测器好.这表明错误预测...     

Adaboost算法改进BP神经网络预测研究

针对传统BP神经网络容易陷入局部极小、预测精度低的问题,提出使用Adaboost算法和BP神经网络相结合的方法,提高网络预测精度和泛化能力。该方法首先对样本数据进行预处理并初始化测试数据分布权值;然后通过选取不同的隐含层节点数、节点传递函数、训练函数、网络学习函数构造出不同类型的BP弱预测器并对样本数据进行反复训练;最后使用Adaboost算法将得到的多个BP神经网络弱预测器组成新的强预测器。对UCI数据库中数据集进行仿真实验,结果表明本方法比传统BP网络预测平均误差绝对值减少近50%,提高了网络预测精度,为神经网络预测提供借鉴。     

EDGE体系结构块预测器实现及改进

近十年来显式通信指令集的体系结构(EDGE)成为处理器体系结构研究的重要方向,TIRPS、TFlex和Wavescalar等都是其具体实现。分支预测器是高性能处理器的重要结构,其性能严重影响处理器整体性能。首先分析了EDGE体系结构控制流预测的特点,并对TRIPS原型芯片块预测器进行建模。通过运行SPEC 2K分析该块预测器造成误预测的主要原因,并针对其采用感知器进行了改进,提高了预测器性能,对EDGE体系结构块预测器设计有借鉴价值。     

基于NNP预测和FNNC控制的交流伺服系统研究

提出了采用动态BP神经网络预测器(NNP)预测系统输出和基于正态型激活函数的模糊神经网络控制器(FNNC)对交流伺服系统进行控制的思想,对预测器、控制器及其程序设计进行分析。仿真表明该方法具有良好的控制效果。     

基于Venn-Abers预测器的系统日志异常检测方法

为了更好地解决系统日志异常检测问题，引入一种对预测结果进行可靠性评估的统计学习算法Venn-Abers预测器。与传统的基于静态阈值的系统日志异常检测模型仅输出正常或异常的预测结果不同，Venn-Abers预测器会对预测结果进行概率评估。根据逻辑回归(LR)、支持向量机(SVM)、随机森林(RF)这三种基础算法，分别开发三种Venn-Abers预测器，其中基于SVM的Venn-Abers预测器将召回率从81%提高到94%,同时对Venn-Abers预测器的概率值计算过程进行了改进，使其运行效率显著提高。实验结果表明，三种Venn-Abers预测器与其基础算法相比，可以通过动态调整阈值，取得更加准确的异常检测结果。     

高性能代价比的两层关联间接转移预测器设计

随着面向对象语言程序、动态链接库(DLL)等的普遍应用,间接转移指令的使用越来越频繁.两层关联间接转移预测器预测准确度高,但实现硬件代价较高,因此并不实用.文中深入分析了两层关联间接转移预测器中产生误预测的原因,通过改进索引方法、压缩存储等实用方法减小硬件实现代价.实验结果表明,通过这些方法的改进,在133K比特硬件存储代价下,使用一组SPEC CPU2000测试程序进行评估,间接转移误预测率为9.6%,仅比两层关联预测器理想误预测率高2.3%,而4路组相联BTB预测器的误预测率为31%.     

飞控系统传感器故障诊断研究

研究故障检测和诊断技术对提高系统可靠性具有重要意义,针对飞控系统中常见的传感器故障,提出了基于神经网络预测器的故障诊断方法。利用传感器输出时间序列构造神经网络预测器模型,网络结构使用多层感知器结构,根据网络输出和实际输出之差与某·阈值的大小比较关系判断故障。最后针对某型飞机建立仿真模型,并对单一及多个传感器故障诊断进行研究,给出了仿真实现结果,并加以分析。仿真结果表明,所提出的基于神经网络预测器的故障诊断方法是行之有效的,能够及时准确地确定故障的发生。     

用于图像预测编码的预测器的设计及应用

设计并实现了一个用于图像预测编码的预测器。在图像压缩中，预测器是影响整个图像压缩比以及图像质量的关键环节。为了提高预测器的性能，本文结合了线性与非线性预测器的设计方法，首先对图像像素及其邻域像素之间的相关性估计值进行统计计算．确定该预测器的最佳阶数为四阶，接下来以预测差值的最小均方差标准和差值图像的期望值恒为零的约束为前提，同时对邻域模板的平坦程度加以分类，统计分析各类图像得出大量实验数据，最终设计出性能较好的四阶预测器。由于该预测器应用于星载图像的压缩．其预测系数在设计时兼备了便于硬件实现的特点。     

基于局部信息的WLAN位置预测器

分析了移动路径预测的已有方案,尤其针对k阶Markov预测器中存在的状态空间膨胀以及知识更新较慢问题,提出了一种新的WLAN位置预测器模型,并在1200个实际WLAN用户的移动跟踪数据集上对Markov预测器和新预测器的预测精度进行了比较分析。分析结果表明,新的预测器模型比k阶Markov预测器中复杂度最低的一阶Markov预测器更节省空间和搜索时间,并且比预测效果最好的二阶Markov预测器有更好的预测精度和普适性。该模型以很小的代价获得更好的性能,具有较高的实用价值。     

用于图像预测编码的预测器的设计及应用

设计并实现了一个用于图像预测编码的预测器。在图像压缩中,预测器是影响整个图像压缩比以及图像质量的关键环节。为了提高预测器的性能,本文结合了线性与非线性预测器的设计方法,首先对图像像素及其邻域像素之间的相关性估计值进行统计计算,确定该预测器的最佳阶数为四阶,接下来以预测差值的最小均方差标准和差值图像的期望值恒为零的约束为前提,同时对邻域模板的平坦程度加以分类,统计分析各类图像得出大量实验数据,最终设计出性能较好的四阶预测器。由于该预测器应用于星载图像的压缩,其预测系数在设计时兼备了便于硬件实现的特点。     

Partial dead code elimination on predicated code regions

This paper presents the design, implementation and experimental evaluation of a practical region‐based partial dead code elimination (PDE) algorithm on predicated code in the Open Research Compiler framework. Existing PDE algorithms are not applicable on predicated code due to the existence of if‐converted branches in the program. The proposed algorithm processes all PDE candidates in a worklist and considers their partial deadness using predicate partition graphs. Our algorithm operates uniformly on individual hyperblocks as well as regions comprising of basic blocks and hyperblocks. The result of applying our algorithm to a single‐entry multiple‐exit (SEME) region is optimal: partially dead code cannot be removed without changing the branching structure of the program or potentially introducing new predicate defining instructions. We present statistical evidence about the PDE opportunities in the 17 SPEC95 and SPEC00 integer benchmarks. Our algorithm achieves performance improvements in 12 out of the 17 benchmarks on an Itanium machine at small compilation overheads. Our results indicate that our algorithm can be used as a practical pass before instruction scheduling. Copyright © 2006 John Wiley & Sons, Ltd.     

推断与推测技术在现代高性能微处理器设计中的应用研究

在现代高性能微处理器设计中，推断和推测成为开发指令级并行性ILP(Instruction Level Parallelism)的两种重要技术途径．推断的目的是打破程序间固有的控制流程，将控制相关转变为数据相关，使指令级并行性识别从一个基本块扩大为一个超块．推测执行是为打破分支或访存引起的相关问题而进行的操作，进一步分为控制推测和数据推测．控制推测的目的是打破分支和其他操作间的相关性，进而由编译器在一个超块内识别并行性，减小控制相关的高度．数据推测则是消去访存相关，提高指令级并行度．该文首先对推断和推测本身进行分析，然后在此基础上进一步将推断、推测技术相结合，并应用于高性能媒体处理器的设计中．性能评价和比较结果显示，两种技术相结合将比任何一种技术都更加行之有效．     

边缘计算设备的性能功耗测量与分析

为解决将数据传回服务器端计算时带来的延迟问题,需将神经网络结构进行调整后部署在边缘计算设备上,但当前对边缘设备性能功耗的测量不够全面.为分析和评测边缘计算设备EDGE TPU计算板的性能与功耗,采用神经网络模型和Roofline模型测量其性能,利用外置功耗测量设备测量其功耗计算性能功耗比.实验结果表明,EDGE TPU...     

EDGE结构上一种通过超块重组加速单线程应用的方法

Explicit Data Graph Execution(EDGE)ISA是一种专门为类数据流驱动的分片式众核处理器而设计的指令集体系结构.相较于传统的采用控制流驱动的处理器,EDGE结构以超块(Hyperblock)而不是单个指令作为其执行单位,在超块内部实现数据流执行,超块之间按照推测序保持控制流执行,有利于挖掘指令级并行性.但是,EDGE编译器按照程序的串行执行顺序组织超块,超块间和超块内部受限于数据依赖,削弱了整个程序运行时的潜在数据级并行性和线程级并行性,不利于发挥EDGE分片式结构的优势.本文通过分析EDGE编译器超块组织的特点,结合EDGE结构特有的执行模型,提出一种普适性的超块组织框架来模拟EDGE结构上多线程运行的效果,进一步挖掘EDGE结构运行串行单线程程序时的指令级并行性.本文选用TRIPS微处理器作为EDGE结构的实例处理器,利用矩阵乘法等三个实验验证了我们所提出的框架的可行性,实验结果表明这些应用在TRIPS上获得了较好的性能提升.     

Microbenchmarks for determining branch predictor organization

In order to achieve an optimum performance of a given application on a given computer platform, a program developer or compiler must be aware of computer architecture parameters, including those related to branch predictors. Although dynamic branch predictors are designed with the aim of automatically adapting to changes in branch behavior during program execution, code optimizations based on the information about predictor structure can greatly increase overall program performance. Yet, exact predictor implementations are seldom made public, even though processor manuals provide valuable optimization tips. This paper presents an experimental flow with a series of microbenchmarks that determine the organization and size of a branch predictor using on‐chip performance monitoring registers. Such knowledge can be used either for manual code optimization or for design of new, more architecture‐aware compilers. Three examples illustrate how insight into exact branch predictor organization can be directly applied to code optimization. The proposed experimental flow is illustrated with microbenchmarks tuned for Intel Pentium III and Pentium 4 processors, although they can easily be adapted for other architectures. The described approach can also be used during processor design for performance evaluation of various branch predictor organizations and for testing and validation during implementation. Copyright © 2004 John Wiley & Sons, Ltd.     

A Bayesian Multiple Models Combination Method for Time Series Prediction

In this paper we present the Bayesian Combined Predictor (BCP), a probabilistically motivated predictor for time series prediction. BCP utilizes local predictors of several types (e.g., linear predictors, artificial neural network predictors, polynomial predictors etc.) and produces a final prediction which is a weighted combination of the local predictions; the weights can be interpreted as Bayesian posterior probabilities and are computed online. Two examples of the method are given, based on real world data: (a) short term load forecasting for the Greek Public Power Corporation dispatching center of the island of Crete, and (b) prediction of sugar beet yield based on data collected from the Greek Sugar Industry. In both cases, the BCP outperforms conventional predictors.     

一种支持DSP条件执行指令的编译框架

为克服条件跳转指令的缺陷,新一代超长指令字（VLIW）体系结构的数字信号处理器（DSP）提供了对条件执行指令的支持。为使得此类指令的优势得以充分发挥,该文设计并实现了一种基于hyperblock区域结构的编译框架。实验结果表明,该框架很好地提高了指令级并行虚（ILP）,减少了指令执行时间。     

多预测子融合实时连续语音识别输出词正误判别

本文在采用堆栈译码词网重估输出作为识别最终输出的连续语音识别实时解码条件下,利用决策树方法将多个预测子融合,对识别输出词进行正确和错误的判别。本文首先构造了词后验概率、词长、相邻词的后验概率、词的声学和语言得分等共13 个预测子,然后利用决策树方法,通过选择不同的预测子组合方式和适当的决策树建树参数,筛选出预测子的最佳组合,建立优化的决策树进行输出词的正误判别。实验结果表明:利用局域词图计算的词后验概率与词长、相邻词的后验概率等几种实时预测子融合后,对识别输出词的正误判别能力得到提高,并且在实时性和分类效果两个方面优于n - best 输出的相应结果,相对于基线系统, 则分类错误率下降41. 4 %。实验结果也表明本文提出的相邻词的后验概率是相对重要的预测子。