基于FPGA的低功耗高速除法器设计

本文介绍了一种使用可编程逻辑器件FPGA和Verilog语言实现的32位低功耗高速除法器的设计。该除法器可以实现有符号数运算和无符号数运算,主要操作有移位、比较和减法操作。设计中采用了一种新的基-16算法,该算法大幅度减少了除法运算过程中的移位操作,从而提高了除法器的运算速度。在该设计中加入了门控时钟,从而大幅度减少了动态功耗。仿真和综合结果表明其功能的正确性,运行频率最高可达530.772MHz,功耗降低了55.98%。     

基于CORDIC旋转器的基-3 FFT算法高效设计

设计出一种可以用于FPGA高效实现的基-3 FFT算法,采用改进的三端前馈延迟转换器结构,优化了延迟和运算过程。针对蝶形运算中复数乘法器占据大量内存的问题,引入了CORDIC旋转器实现输入与旋转因子相乘的运算,可以降低乘法运算的复杂度,该CORDIC旋转器采用改进的高基CORDIC算法,解决了传统的CORDIC算法迭代次数多、延迟大的问题,从而达到高吞吐率要求。该基-3 FFT算法以寻址变序、流水处理的方式,可以满足最高运行频率为404 MHz的FFT处理要求。与基于传统复数乘法器的基-3 FFT算法相比,基于CORDIC旋转器的基-3 FFT算法使功耗平均减少了22%,使总延迟平均减少了29%。     

基于FPGA的32位除法器设计

介绍了一种使用可编程逻辑器件FPGA和VHDL语言实现32位除法器的设计方法。该除法器不仅可以实现有符号数运算,也可以实现无符号数的运算。除法器采用节省FPGA逻辑资源的时序方式设计,主要由移位、比较和减法三种操作构成。由于优化了程序结构,因此程序浅显易懂,算法简单,不需要分层次分模块进行。并使用Altera公司的QuartusⅡ软件对该除法器进行编译、仿真,得到了完全正确的结果。     

基于CORDIC的一种高速实时定点FFT的FPGA实现

本文论述了一种利用CORDIC算法在FPGA上实现高速实时定点FFF的设计方案。利用CORDIC算法来实现复数乘法，与使用乘法器相比降低了系统的资源占用率，提高了系统速度[1]。设计基于基4时序抽取FFT算法，采用双端口内置RAM和流水线串行工作方式。本设计针对256点、24位长数据进行运算，在XilnxSpartan2E系列的xc2s300e器件下载验证通过，完成一次运算约为12μs，可运用于高速DSP、数字签名算法等对速度要求高的领域。     

基于CORDIC算法的基4DIT-FFT处理器的设计

随着海洋开发和信息产业的发展,高速、大容量、高可靠性的水声通信系统成为研究热点。论述了一种用于水声通信系统中的基4DIT-FFT处理器的设计。该设计利用CORDIC算法优化蝶形运算单元,将复数乘法转换为硬件易于实现的加、减、移位运算,并通过Matlab对伸缩系数与旋转系数进行预处理,大大加快了运算速度且降低了系统复杂性。在此基础上设计了一种1024点12位的基4DIT-FFT处理器。     

CORDIC算法的一种补码实现结构设计

根据CORDIC算法原理,分析了该算法角度旋转范围缺陷,提出360°覆盖的角度旋转算法结构;推导出利用补码实现CORDIC算法的迭代运算单元结构,并根据该补码运算原理设计了CORDIC补码迭代运算单元和方向向量发生器的实现结构.     

一种高精度复数求模近似算法的设计及实现

为快速高精度的完成信号处理过程中近似复数求模运算,本文提出了一种高精度复数求模近似算法的设计和FPGA实现方法,其结合了三种具有不同误差特性的近似求模算法,并采用了简单的加法和移位操作,实现了0.878%的相对误差,精度是同类型其他近似算法的1.57-3.4倍。该算法在XC7VX690T FPGA上实现,与基于坐标旋转数字计算方法(CORDIC,Coordinate Rotation Digital Computer)的求模IP核相比,逻辑资源降至约50.1%,乘法器资源零消耗,输出延迟仅3个时钟周期,流水运算最高频率可达240MHz。     

CORDIC算法在跟踪环中的应用与FPGA实现

主要介绍了坐标旋转数字计算（CORDIC）算法在跟踪环鉴别器中的应用,包括码跟踪环、锁频环和锁相环鉴别器,并进行了FPGA实现。在设计中,采用统一CORDIC算法优化方法减少硬件开销,用非流水方式在一个CORDIC运算基本单元中实现了码跟踪环、锁频环和锁相环三种鉴别器。同时对CORDIC运算的精度和位宽进行分析,在保证环路功能的情况下尽量减少硬件资源的使用。在Virtex5lx220上测试使用了该鉴别器的GPS跟踪环,取得了满意的跟踪效果。     

改进型CORDIC算法的研究与实现

CORDIC的运算速度问题是研究的热点。为了解决CORDIC运算速度慢的问题,采用跳过零点思想,跳过输入相位值中为0的位,有效的减少了迭代次数。利用ISE仿真技术多次仿真综合。验证出改进型的CORDIC算法,在保证算法的运算精度基础上,明显地改善了CORDIC的运算速度,尤其针对于一些特殊的旋转角度,利用极少的旋转就达到结果。最终利用FPGA实现改进后CORDIC算法。     

基于0.35 μm SiGe工艺的高速高精度CORDIC处理器的ASIC实现

针对数字信号处理领域高速高精度实时运算的要求,实现了一种16位全流水高速高精度复数运算的通用CORDIC处理器。电路采用半定制设计方法,用0.35μm SiGe工艺库完成综合、静态时序分析、布局布线,最后在200 MHz时钟频率下通过Nanosim后仿真。结果表明,电路达到了高速高精度的设计要求,可广泛应用于信号处理、雷达、通信等领域。     

一种基于SystemVerilog的CORDIC算法IP核实现方案

CORDIC是一种坐标旋转算法,常用来计算向量旋转、三角与反三角函数以及数乘、除法等初等函数值。但是,由于它的形式多样,在FPGA硬件实现时,常规做法是根据不同计算需求设计特定的RTL代码,导致灵活性和可移植性受到了极大限制。因此,根据CORDIC各种运算形式的特点,利用SystemVerilog语言实现了CORDIC算法通用IP核制作,大大提高了代码的灵活性和可移植性,并且在FPGA中得到了仿真验证。     

采用CORDIC算法的数控振荡器设计

基于CORDIC（坐标旋转数字计算）算法的NCO（数控振荡器）设计方法克服了传统数字下变频器查询表大的缺点,摆脱了用查表法产生离散正弦信号需要占用大量ROM资源的弊端,提高了资源的利用率,减小了硬件设计的代价。该算法使数控本振和数字混频两个功能合在一起完成,省去了2个乘法器,利用CORDIC算法CORDIC旋转的移位一相加流水结构,实现了数字下变频器的设计,其有效性通过仿真得到验证。     

M倍降速流水线技术实现正切余切

随着超大规模集成电路（VLSI, Very Large Scale Integrated circuites）技术的飞速发展,经常需要用硬件快速精确地进行三角函数的计算,而坐标旋转算法（CORDIC, Cordinate Rotational Digital Computer）能够将多种难以用硬件电路直接实现的复杂三角函数运算分解为统一的加减、移位操作,极大地降低了硬件设计的复杂性。这里在Circular CORDIC和Linear CORDIC的基础之上,搭建了正切余切模块的计算。介绍了M倍降速递归流水线技术,以及在保证车交II夹运算速度的前提下,如何尽可能减少系统的逻辑资源占用。     

直接数字频率合成器的设计及FPGA实现

直接数字频率合成器(DDS)通常使用查表的方法实现相位和幅值的转换，文章介绍了一种基于CORDIC算法的DDS。CORDIC算法在三角函数合成上有着广泛的用途，作者从DDS的一般结构和CORDIC算法的基本原理出发．深入探讨了基于CORDIC算法的DDS各部件的结构和FPGA实现。     

CORDIC算法的FPGA与DSP实现的优劣分析

介绍了坐标旋转数字计算机（CORDIC）的算法原理,分析了算法中旋转迭代次数、操作数位宽与精度的关系,在现场可编程门阵列（FPGA）芯片和数字信号处理器（DSP）芯片上用全流水、高并行结构分别实现了旋转模式下的CORDIC算法,并将两者的精度、时间效率、空间效率的优劣进行比较。结果表明,DSP数值精度比FPGA高且设计更灵活,可移植性更强;而FPGA速度远远快于DSP,消耗硬件资源更少。     

Redundant Constant-Factor Implementation of Multi-Dimensional CORDIC and Its Application to Complex SVD

Redundant Implementations of Multi-dimensional CORDIC algorithms are presented where the carry-ripple additions are replaced by carry-free signed-digit additions. Both folded (iterative) and unfolded (pipelined) architectures are considered in the redundant implementation. Furthermore, the scaling iterations are merged with the unscaled CORDIC iterations in the folded CORDIC architecture in order to reduce the overall computation time of one CORDIC operation. The redundant multidimensional CORDIC is then applied to the singular value decomposition of complex matrices, with either a folded or an on-line architecture. The resulting processing speed is higher than with alternative approaches based on 2-D CORDIC.     

基于CORDIC算法的DDS实现

直接数字频率合成(DDS)技术在软件无线电方面有着广泛的应用,而坐标旋转数字计算方法(Coordinate Rotation Digital Computer,CORDIC)通过移位和加减运算代替乘法运算是构造DDS的一种理想的手段。介绍了CORDIC算法的基本原理,采用流水线方法对CORDIC算法进行了设计实现,用以取代传统的ROM查找表法。实验验证,基于CORDIC算法的DDS满足高速、高精度、高分辨率和实时运算的要求。     

An efficient design of CORDIC in Quantum-dot cellular automata technology

Power dissipation of future-integrated systems, consisting of a numberless of devices, is a challenge that cannot be easily solved by classical technologies. Quantum-dot Cellular Automata (QCA) is a Field-Coupled Nanotechnology (FCN) and a potential alternative to traditional CMOS technologies. It offers various features like extremely low-power dissipation, very high operating frequency and nanoscale feature size. This study presents a novel design of CORDIC circuit based on QCA technology. The proposed circuit is based on several proposed QCA sub-modules as adder and Flip-Flop. To design and verify the proposed architecture, QCADesigner tool is employed and power consumption is estimated using QCAPro software. The proposed QCA CORDIC achieves about 69% reduction in power and area compared to previous existing designs. The outcome of this work can open up a new window of opportunity for the design of the CORDIC module and can be used in low-power signal and image processing systems.     

Efficient Mapping of CORDIC Algorithm for OFDM-Based WLAN

In an orthogonal frequency division multiplexing-based wireless local area network receiver there are three operations that can be performed by a unique coordinate rotation digital computer (CORDIC) processor since they are needed in different time instants. These are the rotation of a vector, the computation of the angle of a vector and the computation of the reciprocal. This paper proposes a common architecture of CORDIC algorithm suitable to implement the three operations with a reduced increase of the hardware cost with respect to a single operation CORDIC. The proposed architecture has been validated on field programmable gate-arrays devices and the results of the implementation show that area saving around 28% and throughput increment of 64% are obtained.

50 Years of CORDIC: Algorithms, Architectures, and Applications

Year 2009 marks the completion of 50 years of the invention of CORDIC (coordinate rotation digital computer) by Jack E. Volder. The beauty of CORDIC lies in the fact that by simple shift-add operations, it can perform several computing tasks such as the calculation of trigonometric, hyperbolic and logarithmic functions, real and complex multiplications, division, square-root, solution of linear systems, eigenvalue estimation, singular value decomposition, QR factorization and many others. As a consequence, CORDIC has been utilized for applications in diverse areas such as signal and image processing, communication systems, robotics and 3-D graphics apart from general scientific and technical computation. In this article, we present a brief overview of the key developments in the CORDIC algorithms and architectures along with their potential and upcoming applications.