一种具有上电启动功能的差分环形压控振荡器

设计了一种具有上电启动功能的差分环形压控振荡器(VCO),该电路可作为时钟产生模块应用于SoC中的高速锁相环(PLL)。该VCO采用全差分延迟结构,可更好地抑制来自电源的共模噪声。增加了使控制电压变化可控的上电启动电路,便于控制PLL中环路开启次序,缩短PLL锁定时间,为延迟单元提供适当的初始偏置和起振条件。基于GF 28 nm标准CMOS工艺进行电路设计、仿真和版图设计。仿真结果表明,该VCO具有良好的起振可靠性和稳定性,输出频率调谐范围为0.65~3.9 GHz。在1 V电源电压、1.625 GHz中心频率时,相位噪声为-80.44 dBc/Hz@1 MHz,功耗为6.6 mW。应用该VCO的PLL的测试结果表明,锁定时间为1.6 μs,频率调谐范围和锁定时间均优于对比文献。     

一种低压低功耗伪差分环形压控振荡器的设计

基于TSMC 28 nm CMOS工艺设计了一个伪差分结构的低压低功耗CMOS环形振荡器。电路包括偏置电路、环形振荡器和输出缓冲器。伪差分环形振荡器有五级延迟单元,延迟单元采用Maneatis对称负载。在Cadence Spectre上进行前仿真。结果表明,VCO工作在0.9 V电源电压下时,其频率调谐范围为0.65 GHz~4.12 GHz。在3.6 GHz以下频率范围内具有很好的调谐线性度。中心频率约为2.3 GHz时,其相位噪声为-79.06 dBc/Hz@1 MHz。输出缓冲电路能够实现轨对轨的输出摆幅,输出占空比可优化至50%。环形振荡器的功耗约为5.7 mW。     

GPS射频接收芯片中低功耗压控振荡器的设计

设计了一种应用于GPS射频接收芯片的低功耗环形压控振荡器.环路由5级差分结构的放大器构成.芯片采用TSMC 0.18 μm CMOS工艺,核心电路面积0.25 mm×0.05 mm.测试结果表明,采用1.75 V电源电压供电时,电路的功耗约为9.2 mW,振荡器中心工作频率为62 MHz,相位噪声为-89.39 dBc/Hz @ 1 MHz,该VCO可应用于锁相环和频率合成器中.     

一种S波段压控振荡器级联的注入锁定

针对压控振荡器(VCO)阵列注入锁定电路复杂和规模受限问题,提出一种S波段VCO阵列级联的新方法。通过在多个VCO之间加入耦合网络,将传统的单级注入改进为级联注入锁定,并通过网络级联方式实现级联级数的扩展。各级VCO之间通过耦合网络实现级联,首级VCO通过信号源参考信号进行锁定,次级VCO耦合前级VCO射频输出端信号进行锁定,每级均通过VCO电压调谐端进行注入。注入信号可锁定VCO输出频率,改善每级VCO输出相位噪声。通过级间耦合的形式,实现了一个微波源锁定多个VCO的输出。设计加工了2种级联注入VCO阵列,VCO的输出频率与注入信号频率相同,各级VCO相噪保持一致,当源相噪为-107.28 dBc/Hz时,各级VCO的输出相噪保持一致,为-105 dBc/Hz。该注入锁定方式电路简洁且成本低,未来有望应用在相控阵中。     

一种1.2GHz～2.8GHz环形振荡器设计

压控振荡器(Voltage-Controlled Oscillator,VCO)是锁相环的关键模块之一,其性能极大地影响锁相环的性能。该文利用宏力(GSMC)0.18μm CMOS工艺设计了一种环形压控振荡器,该环形振荡器采样三级差分反相延时单元构成,频率范围为1.2GHz~2.8GHz。仿真结果表明,该环形振荡器的相位噪声为-94.6dBc/Hz@1MHz。     

施密特触发器环形振荡器电路设计

本文基于施密特触发器改进了用于电源管理芯片中的环形振荡器电路,首先分析了环形振荡器的起振原理及稳幅条件,通过计算设计了5级反相器的环形振荡器的架构,然后设计施密特触发器净化电源电压及温度等因素引起的噪声,仿真结果表明,设计的施密特触发器具有较好的传输特性,环形振荡器能稳定输出599kHz的振荡波形,其上升时间3.96ns,下降时间1.40ns,周期1.69us,改进后的电路具有较好的稳定性和精度,能满足电源管理芯片的应用需求。     

5 GHz 0.18 μm CMOS工艺正交输出VCO

文章采用全开关状态的延时单元和双延时路径两种电路技术设计了一种高工作频率、低相位噪声的环形振荡器.环路级数采用偶数级来获得两路相位相差90 ℃的正交输出时钟.采用TSMC 0.18 μm CMOS工艺进行流片,电压控制振荡器(VCO)的频率范围为4.9～5.5 GHz,模拟的相位噪声为-119.3 dBc/Hz@5 M,采用1.8 V电源电压,核芯电路的功耗为30 mW, 振荡器核芯面积为60 μm×60 μm.     

GPS校频的压控振荡器设计

提高压控振荡器（VCO）的频率稳定度和噪声抑制能力,是基于反馈控制原理与GPS驯服校频技术频标产生电路获得高稳定度、高准确率的标准频率信号的关键。综合差分对型VCO,LC型VCO的优点,研究压控振荡器的噪声与频率调节范围及稳定时间的关系,设计一种全差分结构的LC型压控振荡器（使用COMS电容阵列作LC元件）,具有较高的电源噪声和衬底噪声抑制能力。仿真结果表明,该压控振荡器的频率稳定时间短,准确度锁定在GPS标准的准确度上。     

FPGA片上时钟发生器快速自校准方案

该文提出了一种新颖的基于频率-电压转换技术的锁相环(PLL)快速自校准方案,可用于FPGA片上时钟产生单元内使用多段调谐环形压控振荡器(VCO)的锁相环。文章详细讨论了校准电路及用作时钟发生器的锁相环关键模块的设计,并进行了整体仿真验证。仿真结果说明,系统能够在发生工艺偏差或者参考频率变化时进行快速自校准。该文设计的校准电路及时钟发生器以较低VCO增益获得较宽的频率调谐范围,并具有较快的锁定时间,适于在FPGA器件的片上时钟产生单元中应用。     

一种低功耗宽锁定范围注入锁定式分频器

设计了一种低功耗宽锁定范围的注入锁定式2倍分频器。该分频器基于环形振荡器结构,能够产生正交混频器所需的正交本征信号。分频器的环形振荡器采用两级结构,而不是多级结构,降低了功耗。采用TSMC 0.18μm CMOS工艺进行电路和版图设计。寄生参数提取后的仿真结果表明,该分频器频率锁定范围为3~12GHz,在1.8V电源电压下的最大功耗仅为1.8mW,具有低功耗、宽锁定范围的特点。     

高可靠启动电路的分析与设计

启动电路的性能对模拟电路的稳定工作有重要的影响。基于电路系统启动的基本原理,论文详细分析了电路启动的瞬态工作过程,给出了各种常用的启动电路结构。针对不同结构的特点,讨论了电路瞬态启动过程中可能出现问题,并提出了相应的解决方案。模拟结果表明,针对不同应用而设计的启动电路,均具有良好的可靠性,满足了电路稳定启动的要求。     

An analysis and experimental investigation of the binistor

This article is an analysis of a four-layer semiconductor device known as the binistor. An approximate equivalent of this device may be constructed from suitably connected NPN and PNP transistors. Analysis of the equivalent circuit configuration by means of the small-signal hybrid parameters enables a prediction of the circuit characteristics. From this analysis, it is shown that the device exhibits a voltage-stable negative-resistance characteristic in contrast with the usual current-stable negative resistance obtained from circuits employing a four-layer semiconductor device. This analysis indicates the manner in which the negative-resistance portion of the collector current-voltage characteristic is dependent upon the small-signal parameters of the NPN and PNP transistors and upon a certain resistance external to the device. A linear model of the device is proposed. Use of the model allows a prediction, within experimental accuracy, of the switching characteristics of the binistor used as a bistable device. Switching between the two states may be accomplished by three methods of control. This model suggests that the transfer characteristic between two particular ports should have the hysteresis characteristics of a mechanical relay. This analysis is born out by experiment. A circuit formed by a series combination of two binistors is shown. This circuit has two stable states with a stable output either at essentially the supply voltage, or at approximately ground potential. A modification with an intermediate stable state is also obtainable with the proper bias conditions. A logical extension of the binistor structure to a device that may have any desired number of stable states is proposed and a circuit of this type with three stable states is shown and discussed. Because of certain internal interaction phenomena, the device may be used as a modulator, and an experimental modulator circuit is developed and investigated.     

一种DC-DC开关电源片上软启动电路

提出了一种基于DAC(digital-to-analog converter)控制的数字软启动电路,利用DAC控制和软启动电压检测技术,有效抑制了DC-DC开关电源启动过程中产生的浪涌电流和输出电压过冲,实现了输出电压从零到调整值的平坦上升.在启动完成后启动电路的偏置电流被彻底关断,实现了低功耗没计.该软启动电路采用CMOS器件设计,无需任何外围元件,便于被DC-DC开关电源集成.该电路已成功集成到一款Buck型PWM(pulse width modulation)控制器当中,测试结果表明:在整个负载范围内,DC-DC在启动过程中电感电流平稳变化,输出电压平滑上升、无过冲,启动时间控制在1.2ms.     

基于LD7552B的绿色开关电源设计与分析

为了降低能耗,同时又能简化电路,节省成本,提出了LD7552B开关电源方案,用LD7552B设计了一种绿色开关电源。LD7552B是一种绿色电源芯片,它在启动方面、稳压方面、保护方面及节能方面都较传统电源有很大的改善,采用LD7552B与开关场效应管、精密三端稳压器、开关变压器等元件配合,就能构成节能型开关电源。实验结果表明,LD7552B开关电源能在90~240 V交流环境中稳定工作,电路效率可达90%以上,且能根据负载的大小自动改变工作模式（在正常模式与绿色模式之间变换）。基于LD7552B的开关电源有着传统开关电源无法比拟的优势,是一种值得推广的高性能开关电源。     

新型电流基准源的设计与实现

通过比较几种典型的电流基准源在电路结构、温度特性等方面的优缺点,研究了双极／BiCMOS工艺的电流基准源设计技术。提出了新型的无需启动电路的PTAT（与绝对温度成正比）电流基准源的设计方法,并由此扩展到零温度系数电流基准源的设计技术。最后,用这种新型PTAT电流基准源和零温度系数的电流基准源分别实现了一种高性能精密运算放大器和模拟振荡器电路。     

一种改进型BiCMOS带隙基准源的仿真设计

依据带隙基准原理,设计了一种基于90 nm BiCMOS工艺的改进型带隙基准源电路.该电路设置运算跨导放大器以实现低压工作,用共源-共栅MOS管提高电路的电源抑制比,并加设了新颖的启动电路.HSPICE仿真结果表明,在低于1.1 V的电源电压下,所设计的电路能稳定地工作,输出稳定的基准电压约为610 mV;在电源电压V_(DD)为1.2 v、温度27℃、频率为10 kHz以下时,电源噪声抑制比约为-45 dB;当温度为-40～120℃时,电路的温度系数约为11 × 10~(-6)℃,因此该基准源具有低工作电压、高电源抑制比、低温度系数等性能优势.     

Trap‐Assisted Recombination via Integer Charge Transfer States in Organic Bulk Heterojunction Photovoltaics

Organic photovoltaics are under intense development and significant focus has been placed on tuning the donor ionization potential and acceptor electron affinity to optimize open circuit voltage. Here, it is shown that for a series of regioregular‐poly(3‐hexylthiophene):fullerene bulk heterojunction (BHJ) organic photovoltaic devices with pinned electrodes, integer charge transfer states present in the dark and created as a consequence of Fermi level equilibrium at BHJ have a profound effect on open circuit voltage. The integer charge transfer state formation causes vacuum level misalignment that yields a roughly constant effective donor ionization potential to acceptor electron affinity energy difference at the donor–acceptor interface, even though there is a large variation in electron affinity for the fullerene series. The large variation in open circuit voltage for the corresponding device series instead is found to be a consequence of trap‐assisted recombination via integer charge transfer states. Based on the results, novel design rules for optimizing open circuit voltage and performance of organic bulk heterojunction solar cells are proposed.     

A multiple-dimensional multiple-state SRAM cell using resonanttunneling diodes

Several designs are presented for a multiple-dimensional multiple-state SRAM cell based on resonant tunneling diodes (RTDs). The proposed cells take advantages of the hysteresis and folding I-V characteristics of the RTD. When properly biased, the cell can operate up to (N+1)^m or more number of stable quantized operating states, where N is the number of current-peaks of the RTD and m is the number of access lines. A two dimensional nine-state memory cell has been implemented and demonstrated by a breadboard circuit using two 2-peak RTDs     

一种基于多态忆阻器的电压型神经网络电路

提出了一种基于多态忆阻器的神经网络电路硬件实现方法。采用2⁸ bit的惠普忆阻模型来构建存储权重的双忆阻稳定结构,结合了低功耗轨到轨运放技术以及寄存器技术,设计了模值与极性分离的绝对值电路,以及以忆阻器为核心、可进行正负浮点数运算的权值网络矩阵电路。通过Verilog-A编写激活单元,实现了多层忆阻神经网络。该电路采用并行输入和模拟信号处理方式,控制简单,无需中间数据缓存。实验结果表明,该方法有效提升了以忆阻器为核心的人工神经网络的稳定性和运行效率。     

一种用于AC/DC控制器中电压基准源的设计

提出了一种新颖的可用于AC/DC控制芯片中的基准电压源电路。此电路以PTAT（proportional to absolutetemperature）电流为偏置电流,利用二极管连接的MOS晶体管迁移率和阈值电压的温度系数可相互补偿的特性,产生与温度无关的栅源电压。该电路结构简单,既无启动电路也无运放,避免了运放失调对基准源的影响,设计采用CSMC0.5μm BCD工艺。仿真结果表明,该基准电压源具有较低的温度系数和高电源电压抑制比,可作为AC/DC控制芯片中迟滞比较器的参考源。