共查询到20条相似文献,搜索用时 698 毫秒
1.
2.
采用CoSi2 SALICIDE结构CMOS/SOI器件辐照特性的实验研究 总被引:2,自引:0,他引:2
讨论了CoSi2SALICIDE结构对CMOS/SOI器件和电路抗γ射线总剂量辐照特性的影响。通过与多晶硅栅器件对比进行的大量辐照实验表明,CoSi2SALICIDE结构不仅可以降低CMOS/SOI电路的源漏寄生串联电阻和局域互连电阻,而且对SOI器件的抗辐照特性也有明显的改进作用。 相似文献
3.
薄膜亚微米CMOS/SOS工艺的开发及其器件的研制 总被引:2,自引:0,他引:2
本文较为详细地介绍了薄膜亚微米CMOS/SOS工艺技术的开发过程,薄膜亚微米CMOS/SOS工艺主要包括双固相外延,双层胶光刻形成亚微米细线条硅栅、H2-O2合成氧化薄栅氧化层以及快速退火等新的工艺技术,利用这套工艺成功地研制出了高性能薄膜来微米CMOS/SOS器件和门延迟时间仅为177ps的19级CMOS/SOS环形振荡器,与厚膜器件相比,薄膜全耗尺器件和电路的性能得到了明显的提高。 相似文献
4.
5.
在表层硅厚度为180um的SIMOX材料上,用局部增强氧化隔离等工艺研制了沟道长度为2.5μm的全耗尽CMOS/SIMOX器件。该工艺对边缘漏电的抑制及全耗尽结构对背沟漏电的抑制降低了器件的整体漏电水平,使PMCOS和NMOS的漏电分别达到3.O×10-11A/μm和2.2×10-10A/μm。5V时,例相器的平均延迟时间达6ns。 相似文献
6.
在表层硅厚度约6μmBESOI材料上,制备了Al栅CMOS器件。实验样品消除了纵向寄生结构和困扰SOI薄膜器件的背沟效应、边缘效应、Kink效应。样品未作抗辐照工艺加固,γ累积辐辐照剂量已达3×105rad(Si)。实验表明,该结构埋层SiO2的存在对器件的辐照性能影响不明显。 相似文献
7.
8.
硅表面清洗对热氧化13nm SiO_2可靠性的影响 总被引:1,自引:1,他引:0
实验研究表明热生长13nm薄SiO2的可靠性同氧化前硅表面清洗处理方法有很大关系.氧化前稀HF酸及HF/乙醇漂洗不会提高热氧化薄SiO2的可靠性;氧化前用NH4OH/H2O2/H2O(0.05∶2∶5)溶液清洗形成化学预氧化层对提高薄SiO2可靠性很有效;用H2SO4/H2O2(3∶1)溶液清洗形成预氧化层的改善作用也较明显,在之前增加比例为0.05∶2∶5或1∶2∶5的NH4OH/H2O2/H2O溶液清洗和稀HF酸漂洗效果更好.另外,薄栅介质抗电离辐射性能和抗热电子损伤能力同氧化前形成化学预氧化层的清洗 相似文献
9.
利用薄膜全耗尽CMOS/SOI工艺成功地研制了沟道长度为1.0μm的薄膜抗辐照SIMOXMOSFET、CMOS/SIMOX反相器和环振电路,N和PMOSFET在辐照剂量分别为3x105rad(Si)和7x105rad(Si)时的阈值电压漂移均小于1V,19级CMOS/SIMOX环振经过5x105rad(Si)剂量的电离辐照后仍能正常工作,其门延迟时间由辐照前的237ps变为328ps。 相似文献
10.
《微纳电子技术》1995,(5)
从文献中摘出了6H碳化硅(6H~SiC)的重要材料参数并应用到2-D器件模拟程序PISCES和BREAKDOWN及1-D程序OSSI中。6H-SiCp-n结的模拟揭示了由于反向电流密度较低的缘故相应器件在高达1000K温度下应用的可能性。6H-SiC1200Vp-n ̄(-)-n ̄(+)二极管与相应硅(Si)二极管的比较说明6H-SiC二极管开关性能较高,同时由于6H-SiC p-n结内建电压较高,其正向功率损耗比Si略高。这种缺点可用6H-SiC肖特基二极管克服。Si、3C-SiC和6H-SiC垂直功率MOSFET的开态电阻通过解析计算进行了比较。在室温下,这种SiCMOSFET的开态电阻低于0.1Ωcm ̄2,可在高达5000V阻塞能力下工作,而SiMOSFET则限于500V以下。这一点通过用PISCES计算6H-SiC1200VMOS-FET的特性得以验证。在低于200V的电压区,由于硅的迁移率较高且阈值电压较低,故性能更优良。在上述的6H-SiCMOSFET的栅氧化层和用于钝化平面结的场板氧化层中存在着大约4×10 ̄6V/cm的电场。为了研究SiC器件的高频性能,提出了6H-SiC发射极的异质双极晶体管? 相似文献
11.
介绍了在宽禁带半导体6H-SiC材料上制作的反型沟道和掩埋沟道栅控二极管及MOSFET。器件的制作采用了热氧化和离子注入技术。因为6H-SiC禁带宽度为3eV,用MOS电容很难测量表面态,故利用栅控二极管在室温条件下来测量表面态。反型沟道器件中电子有效迁移率为20cm^2/V.s,而掩埋沟道MOSFET沟道中的体电子迁移率为180cm^2/V.s,掩埋沟道晶体管是第一只SiC离子注入沟道器件,也是 相似文献
12.
自对准外延CoSi_2源漏接触CMOS器件技术 总被引:1,自引:0,他引:1
CO/Ti/Si或TiN/Co/Ti/Si多层薄膜结构通过多步退火技术在Si单晶衬底上外延生长CoSi2薄膜,AES、RBS测试显示CoSi2薄膜具有良好均匀性和单晶性.这种硅化物新技术已用于CMOS器件工艺.采用等离子体增强化学汽相淀积(PECVD)技术淀积氮氧化硅薄膜,并用反应离子刻蚀(RIE)技术形成多晶硅栅边墙.固相外延CoSi2薄膜技术和边墙工艺相结合,经过选择腐蚀,可以分别在源漏区和栅区形成单晶CoSi2和多晶CoSi2薄膜,构成新型自对准硅化物(SALICIDE)器件结构.在N阱CMOS工艺 相似文献
13.
研究了栅氧化时掺HCl的硅栅MOSFET的DDS-VGS特性、阈电压和界面态.结果发现,HCl掺入栅介质,可使IDS-VGS曲线正向漂移,PMOSFET阈电压绝对值减小,NMOSFET阈电压增大,Si/SiO2界面态密度下降。采用氯的负电中心和Si/SiO2界面硅悬挂键的键合模型对实验结果进行了解释。 相似文献
14.
采用多晶硅栅全耗尽CMOS/SIMOX工艺成功研制出多晶硅栅器件,其中N+栅NMOS管的阈值电压为0.45V,P+栅PMOS管的阈值电压为-0.22V,在1V和5V电源电压下多晶硅栅环振电路的单级门延迟时间分别为1.7ns和350ps,双多晶硅栅SOI技术将是低压集成电路的一种较好选择。 相似文献
15.
研究开发一种准2μm高速BiCMOS工艺,该工艺采用乍对准双埋双阱及外延结构。外延层厚度2.0-2.5μm,器件间采用多晶硅缓冲层局部氧化隔离,双极器件采用多晶硅发射极晶体管。利用此工艺试制出BiCMOS25级环振,在负载电容CL=0.8pF条件下,平均门延迟时间tqd=0.84ns,功耗为0.35mW/门,驱动能力 0.62ns/pF,明显CMOS门。 相似文献
16.
采用I-V亚阈测量技术,分析了封闭栅和条形栅结构CMOS/SOS器件的logI-V曲线亚阈斜率和阈电压的总剂量电离辐照特性,以及不同的辐照偏置条件对上述两个电参数的影响。结果表明,在总剂量辐照下,封闭栅和条形栅CMOS/SOS器件的阈电压及logI-V曲线亚阈斜率的变化趋势。 相似文献
17.
硅膜厚度和背栅对SIMOX/SOI薄膜全耗尽MOSFET特性影响的研究 总被引:1,自引:1,他引:0
本文报道了薄膜SIMOX/SOI材料上全耗尽MOSFET的制备情况,并对不同硅膜厚度和不同背面栅压下的器件特性进行了分析和比较.实验结果表明,全耗尽器件完全消除了"Kink"效应,低场电子迁移率典型值为620cm2/V·s,空穴迁移率为210cm2/V·s,泄漏电流低于10-12A;随着硅膜厚度的减簿,器件的驱动电流明显增加,亚阈值特性得到改善;全耗尽器件正、背栅之间有强烈的耦合作用,背表面状况可以对器件特性产生明显影响.该工作为以后薄膜全耗尽SIMOX/SOI电路的研制与分析奠定了基础. 相似文献
18.
掺HCI栅氧化对MOS结构电特性的影响 总被引:1,自引:0,他引:1
研究了栅氧化时掺HCl的硅栅MOSFET的DDS-VGS特性,阈电压和界面态。结果发现,HCl掺入栅介质,可使IDS-VGS曲线正向漂移,PMOSFET阈电压绝对值减小,NMOSFET阈电压增大,Si/SiO2界面态密度下降,采用氯的负电中心和Si/SiO2界面硅悬挂键的键合模型对实验结果进行了解释。 相似文献
19.
我们开发了一种新的工艺技术,实现了在CMOS VLSI制造中嵌入E^2PROM的制造技术。在此新工艺中,制造的是单层多晶硅的E^2PROM。与传统的双层多晶硅E^2PROM的工艺相比,减少了25%的工序。通过采用三种不同厚度的栅氧化层,可以缩小在CMOSVLSI中嵌入的E^2PROM的器件尺寸。器件工作电压范围宽为1.5-6V,静态电流低于100nA。 相似文献
20.
Al0.85Ga0.15As/GaAs太阳能电池器件工艺优化研究 总被引:2,自引:0,他引:2
报道了优化的p-n型Al0.85Ga0.15As/GaAs太阳能电池器件工艺。分别采用真空蒸发Cr/Au和AuGeNi/Au制作下面栅线和背面电极,并分别在450℃和350℃下快速合金化形成欧姆接触。采用NH4OH:H2O2:H3PO4:H2O体系的选择性腐蚀液去除高掺杂的GaAs接触层。采用真空蒸发技术制备ZnS/MgF2双层复合减反射层。测试结果表明,采用优化工艺制备的器件的光电转换效率得到了 相似文献