基于FPGA的NAND FLASH控制器

主要介绍现场可编程阵列FPGA在NAND FLASH芯片测试仪系统中的应用,由于芯片本身内部结构非常复杂,还可以允许坏块的存在,而且坏块的数目在使用过程中还可以增加,这使得对芯片进行操作变得非常难,而利用FPGA对NAND FLASH进行控制,可以非常方便地对他进行读写、擦除以及坏块判断等几种重要的操作,从而能快捷、准确、稳定地测试出芯片的好坏,为NAND FLASH厂商和用户提供更为准确的判断依据。     

基于嵌入式USB主机的飞控数据记录器设计及实现

针对无人机飞行训练的需要,设计了一种基于嵌入式USB主机的飞行数据固态记录器。介绍了飞控数据固态数据器的工作原理、三星NAND FLASH芯片(K91G08U0M)的嵌入式文件系统和嵌入式USB主机的软件设计。实验证明,该数据记录器设计方案可行,且与传统的数据记录器相比:一方面,具有NAND FLASH存储块管理的FAT文件系统,实现对NAND FLASH数据存储的保护;另一方面,实现了USB主机接口直接与大容量设备进行文件和数据交换,极大地方便数据卸载。     

基于嵌入式电池检测的文件系统的实现

为了有效地管理嵌入式电池检测系统的历史数据和运行数据,设计了基于嵌入式NAND Flash存储器的文件系统。充分利用NAND Flash存储器的特点,通过在内存中建立索引表,采用多种策略的无效块回收机制等方式,有效地降低了存储器的擦除次数,均衡了存储器的磨损,提高了文件的检索速度。该文件系统在μC／OS-Ⅱ操作系统中予以实现,并进行了性能测试。     

加快Windows CE下FAT文件系统加载速度的方法及实现

针对Windows CE应用于大容量NAND FLASH时文件系统加载速度慢的问题,分析NAND FLASH驱动程序的结构和FAT文件系统的加载过程,提出以块为单位存储部分文件系统信息的创新优化方案。在Xscale PXA270的平台上测试表明,经优化后文件系统加载速度大约可以提高50%。此方案对类似的嵌入式系统研究也有借鉴作用。     

FAT文件系统在NAND FLASH上的磨损均衡研究

提出一种应用于NAND FLASH上实现FAT文件系统磨损均衡的方法,通过保留已删除文件在FAT表中的表项和重写文件时将内容写入新簇的方式,实现对NAND FLASH的均衡使用.在牺牲一定读写速度的前提下,有效地实现了对NAND FLASH的均衡磨损,延长了NAND FLASH的使用寿命.在文件系统层研究磨损均衡,实现难度小,且对标准FAT文件系统兼容,具有一定的可行性和实用性.     

基于NAND FLASH的高速大容量存储系统设计

为了解决目前记录系统容量小、存储速度低的问题,采用性能优良的固态NAND型FLASH为存储介质,大规模集成电路FPGA为控制核心,通过使用并行处理技术和流水线技术实现了多片低速FLASH对高速数据的存储,提高了整个系统的存储容量和存储速度。针对FLASH内部存在坏块的自身缺陷,建立一套查询、更新和屏蔽坏块的处理机制,有效的提高了数据存储的可靠性。     

大容量存储中NAND Flash坏块的管理方法

在当今数字时代,NAND Flash由于其非易失性和读写速度快等原因而在大容量存储中的应用越来越广。但由于Flash中不可避免的会出现坏块,对大容量存储的速度与精度都造成了影响,针对大容量存储中NAND Flash存在坏块对其造成的影响,我们主要研究了NAND Flash中坏块出现的原因,对坏块进行的分类,并提出了相应的管理方案。实践证明,经过对坏块的管理,Flash存储数据的安全性和存储速度都有了很大的提升,提高了系统的整体性能。     

YAFFS2在嵌入式系统中的实现

针对某系统程序量大,需要长时间实时存储大量数据,而目前的嵌入式系统存储容量小,不能满足需要的问题,根据FLASH具有可反复擦除和永久保存数据的特性,提出了大页NAND FLASH和YAFFS2文件系统相结合的解决方案。通过对Bootloader和嵌入式Linux内核的移植以及YAFFS2文件系统的制作,很好地解决了系统的海量存储问题。测试结果验证了该方案的可行性。     

一种基于FAT文件系统的NAND Flash坏块处理方法

NAND Flash具有高存储密度和高存储速率的特点,在嵌入式系统领域得到了广泛应用.但其固有的擦除机制和存在有坏块这一致命弱点,成为其在应用中的主要障碍.本文提出了一种应用于FAT文件系统上的坏块处理方法,使用Flash上其他的空闲块或者空闲空间来代替坏块,并将坏块在FAT表中作出标记以后不作使用.这种方法彻底屏蔽了坏块对上层应用的影响,并对存储介质没有造成任何不良影响,从而很好地克服了上述障碍.工程项目中的应用证明了其较高的可靠性.     

基于NAND FLASH高速海量存储系统设计

文中以宽带雷达信号记录为背景,介绍了一种基于NAND FLASH的高速海量存储系统的组成机制和设计方案。系统采用NAND FLASH作为存储介质,FPGA作为主控芯片,通过跨LUN流水操作和ECC校验,实现对高速实时数据的可靠存储。并提出一种有效的坏块管理机制,较为高效地完成坏块管理,同时节省了系统资源。实验结果表明,系统可以以600MB/s的写入速率,300MB/s的读取速率稳定工作。为宽带雷达信号的实时记录研制提供了有力的技术支撑。     

NAND FLASH在电子战设备中的应用

在电子战设备中,我们如果能获得设备的工作状态信息和脉冲描述字,就能用于事后的分析。本文介绍了NAND FLASH的特点,分析了在电子战设备中使用NAND FLASH实现多文件存储和脉冲描述字存储的方法。表明NAND FLASH提供了一种低成本的高容量的固态存储,完全能满足电子战设备存储信息的需求。     

基于ARM9的Bootloader的分析及设计

Bootloader是ARM嵌入式系统的重要组成部分。对于不同内核的系统板,其Bootloader也不尽相同,针对每个裸板都要对其烧写针对自己的Bootloader。在此简要介绍S3C2410及其两种启动方式,着重分析S3C2410从NAND FLASH启动的过程中,对各个内部功能模块进行的初始化过程,并设计出基于S3C2410嵌入式系统的Bootloader。通过在线仿真及实际测试表明,该Bootloader具有良好的稳定性、实时性和可移植性。     

基于NAND Flash的海量存储器的设计

针对存储系统中对存储容量和存储带宽的要求不断提高,设计了一款高性能的超大容量数据存储器。该存储器采用NAND Flash作为存储介质,单板载有144片芯片,分为3组,每组48片,降低了单片的存储速度,实现了576 Gbyte的海量存储。设计采用FPGA进行多片NAND Flash芯片并行读写来提高读写带宽,使得大容量高带宽的存储器得以实现。针对NAND Flash存在坏块的缺点,提出了相应的管理方法,保证了数据的可靠性。     

基于ARM9内核Processor对外部NAND FLASH的控制实现

目前流行的ARM9 CPU中,没有集成NAND FLASH的控制器,可以通过使用NOR FLASH的控制器或者VLIO的控制器,实现对外部NAND FLASH的控制。实测结果显示,用8bI/O的NAND FLASH,在文件系统下读/写的速度为3MB/s,擦除的速度为65MB/s,满足现在流行手持设备对Memory的要求。     

一种NAND FLASH自启动的新方法

分析了系统从NAND FLASH启动的一般模式,该模式下需要芯片内的片上存储器的支持,提出了在缺少片上存储器支持的系统中,直接从NAND FLASH启动的一种方案,从而降低了该款芯片的面积成本,完成了硬件电路的设计和启动代码的实现,且该方案已在一款基于ARM7TDMI的处理器芯片中测试成功。     

一种基于NAND FLASH基带数据模拟源的设计与实现

针对卫星数传分系统基带数据模拟源的要求,提出了基于FPGA控制的NAND FLASH解决方案,阐述了该方案的硬件和软件的设计与实现,对NAND FLASH的读、写、擦除的操作时序进行了研究。单片FLASH最高读取速率可达250 Mbps,可通过多片FLASH芯片并行读取达到更高的读取速率。试验表明,该方案实现的卫星数传分系统基带数据模拟源可以有效模拟卫星数传分系统所需的数据模拟源,满足卫星数传分系统测试的需求。