一种智能变电站合并单元关键环节的实现方法

针对智能变电站中对合并单元时间性能指标上较高的技术要求,文中通过对由插值算法进行同步的合并单元实现原理的具体分析,充分利用PowerPC的计算能力和现场可编程门阵列(FPGA)的并行处理能力,将整个系统分成多个模块,并通过模块间的相互配合,提出一种具体的合并单元关键环节的设计方案。在该方案中,通过对连续有效秒脉冲间隔的统计和记录,来实现高精度的守时模块,并利用灵活设置的定时器中断周期,来对合并单元的重采样时刻进行动态调整,使之与外部对时信号同步。同时通过对输出延时的分解及FPGA的缓存功能,精确实现了SV9-2报文的等间隔输出。     

基于高性能FPGA的合并单元设计与实现

介绍了在合并单元功能实现中FPGA高实时性、高精度、高可靠性的应用,重点介绍了采用FPGA实现合并单元点对点SV报文收发的方法,通过FPGA实现合并单元时间同步及守时的原理及方法。在点对点SV报文收发过程中,FPGA控制DM9000C,将接收到的SV报文放在FIFO中缓存,并通过内部定时器对接收的报文打时标,在SV报文接收的间隙,FPGA配合CPU精确地控制SV报文的发送时间,保证其离散性控制在100 ns以内。在对时状态下,通过FPGA解析B码和和1588对时信息,保持合并单元的时间同步,并采用跟随算法记录秒脉冲时间间隔。在丢失外部同步信号时,FPGA时间同步模块无缝切换到守时状态,并能在长时间内保证合并单元的守时精度。     

基于FPGA的低成本守时系统的实现

随着智能变电站建设的深入,智能自动化装置对时间精度指标有了进一步的要求.为了能够满足智能变电站二次设备装置守时精度的要求,并且进一步降低装置成本,提出了一种低成本、高精度的守时方案,经过时钟驯服 算法后,守时精度在0.5s以内.     

通用高精度时钟同步单元的设计方案

根据对时钟同步装置守时误差的分析,提出了一种通过降低测量误差进一步提高守时精度的同步时钟装置设计方案。该方案利用时钟内插方法降低全球定位系统(GPS)秒脉冲周期测量误差,对秒脉冲均值进行余数补偿消除均值计算中的引入误差,从而提高同步时钟装置的守时精度。根据所提方案设计了基于AMBA APB总线的通用高精度同步时钟知识产权(IP)核,并利用ARM Cortex-M0内核在现场可编程门阵列(FPGA)中构建了具有高精度同步时钟IP的片上系统(SoC)进行测试验证。测试结果表明,基于所提方案设计的通用高精度同步时钟IP核所生成的同步时钟精度在20 ns以内,守时误差在每小时300 ns以内。     

满足IEC61850要求的站用时钟服务器

基于IEC61850标准体系的数字化变电站,要求时钟提供SNTP软件授时和光脉冲硬件对时。提出了利用GPS接收器与FPGA+CPU微机系统实现时钟服务器方案。其中FPGA实现脉冲信号硬件对时,CPU系统实现SNTP协议软件授时,CPU与FPGA间通过数据总线联系,传递显示时间、IRIG-B码数据和同步状态等信息。详细介绍了时钟的授时原理、硬件设计、软件实现以及守时功能。该时钟服务器满足了IEC61850的要求,守时精度达到晶振稳定度水平。     

满足IEC61850要求的站用时钟服务器

基于IEC61850标准体系的数字化变电站,要求时钟提供SNTP软件授时和光脉冲硬件对时.提出了利用GPS接收器与FPGA+CPU微机系统实现时钟服务器方案.其中FPGA实现脉冲信号硬件对时,CPU系统实现SNTP协议软件授时,CPU与FPGA间通过数据总线联系,传递显示时间、IRIG-B码数据和同步状态等信息.详细介绍了时钟的授时原理、硬件设计、软件实现以及守时功能.该时钟服务器满足了IEC61850的要求,守时精度达到晶振稳定度水平.     

智能变电站时间同步在线监测研究

本文阐述了目前智能变电站广泛采用的对时方案以及时间同步对智能变电站安全稳定运行的意义,介绍了一种基于SNTP乒乓原理来实现智能变电站内所有自动化设备的时间同步在线监测方案,提出了一种基于同步脉冲监测装置来实现合并单元采样同步脉冲的监测方案,用于实时监测采样同步脉冲,同时将监测数据及自身状态通过MMS上送到变电站站控层网络,并通过试验平台验证了其可靠性。此方案对于提高采用SV数据组网模式的智能变电站的可靠性有一定的参考意义。     

合并单元技术条件及测试规范

随着国家电网公司智能变电站的建设,合并单元作为其关键设备,需要建立统一的技术条件及测试规范。该设备的技术条件基于国内外变电站合并单元的设计、制造和运行经验,并结合智能变电站的技术导则及设计技术规范而提出。为了满足IEC 61850标准对于设备互联操作的要求,根据IEC 61850-10对于装置性能测试部分的内容,提出了一套合并单元的性能测试方案。     

智能变电站录波方案的探索与实践

结合目前智能变电站的工程实践,研究提出智能变电站的录波方案.在智能变电站建设中,仍需要配置独立的录波装置,录波装置应整合网络记录分析等功能,实现三态录波.录波装置应适应不同的变电站过程层组网结构,注意数据同步性、数据真实性等问题.录波装置记录合并单元的输出更可行,记录可能非同步的原始报文值并进行同步,可选择展现同步或非...     

数字化变电站新型合并单元的研制

分析了数字化变电站发展对合并单元研发的新要求,研究了新型合并单元关键技术及其应用,包括:合并单元模型、基于IEC 61850-9-2标准的采样值映射、基于IEEE 1588标准的装置校时与同步实现和合并单元采样同步技术.最后对基于大型现场可编程门阵列(FPGA)技术研制的新型合并单元装置软硬件结构进行了设计说明.     

智能变电站合并单元延时特性现场测试仪的设计

分析了智能变电站合并单元的同步问题以及通过现场核相及查看差流这一验证差动保护各侧电流是否同步的方法的局限性。提出了智能变电站合并单元延时特性现场测试仪的设计需求,基于需求分析提出一种现场测试仪的体系结构并进行了详细设计。最后对依据本设计方法实现的测试仪的时间粒度与合并单元的时间响应配合方面进行了详细计算和比较分析。分析表明,该测试仪可有效验证合并单元延时参数的现场正确设置,杜绝误整定,符合现场验收需求。     

智能变电站合并单元技术规范修订解读

以国家电网公司《智能变电站合并单元技术规范》修订为契机,对合并单元工程化应用中存在的问题进行了调研,对其工程应用中存在的性能指标和应用功能等问题进行了分类讨论,重点针对工程应用中合并单元传输规约、电压并列和切换逻辑、对时信号丢失后的再同步机制,以及计量等关键技术问题进行了分析。同时,也针对当前存在的问题进行了论述,给出了明确的解决方案,能够为合并单元的推广应用和智能变电站的发展建设提供指导和参考。     

IEEE1588协议在合并单元中的应用与实现

数字化变电站尤其是过程层设备对同步精度要求越来越高,文中提出应用对时精度达到亚微秒级的IEEE1588协议,实现合并单元的同步功能向12路电子式电压电流互感器发送同步采样命令,为实现IEC61850T5等级的对时精度提供了很好的技术支持。简要阐述了IEEE1588时钟同步系统的工作原理和时间戳标记的具体设计方法,给出了运用ARM系列STM32F107在过程层合并单元实现IEEE1588协议的过程,并对该方案进行了性能测试,验证了运用STM32F107能够实现IEEE1588网络协议的高精度对时,满足变电站过程层对时钟同步精度的需求。     

数字化变电站合并单元自动误差校验技术及应用

合并单元的准确性直接影响数字化变电站甚至智能电网的安全稳定运行。为此,文章从硬件设计和算法研究两方面着手提升合并单元误差校验准确度和实时性,详细给出了合并单元校验系统硬件设计原理,提出了基于最小旁瓣卷积窗的频谱相位校正算法,实现了合并单元比差和角差准确估计,建立了合并单元时钟误差校验方案,实现了时钟误差校验、守时功能测试和绝对延时计算。实验结果证明,文章设计的数字化变电站合并单元自动误差校验系统运行稳定可靠,满足实际测量需求。     

基于ARM和FPGA的智能变电站全场景试验装置硬件平台设计

针对现有继电保护实验装置均不能对合并单元输出信号的分配、传输环节进行完整检验的缺陷,设计了一种新型基于高级RISC微处理器(advanced RISC machines,ARM)和现场可编程门阵列(field-programmable gate array,FPGA)协同工作的智能变电站全场景试验装置硬件平台。结合软件仿真平台,该套系统可以实现模拟实际智能变电站内电子式互感器→采集单元→合并单元的数据传输全过程,将实验室进行的试验带到现场,从而方便、快捷、安全地模拟线路中各种故障,为智能变电站二次继电保护试验提供一种新型的试验装置。实验结果表明,硬件平台能正确发送数据并且同步精度达到20μs。     

基于FPGA嵌入式处理器设计和实现合并单元的一种方法

电子式电流/电压互感器已成为变电站自动化系统中十分重要的组成部分。笔者提出了一种利用FPGA上的嵌入式处理器实现合并单元的方法,它利用了MicroBlaze处理器内核,并且使用知识产权内核(IP)来实现各功能模块,完成了合并单元同步、多路数据接收和处理以及以太网通讯等功能,满足了电子式互感器数字接口高速、实时、可靠的要求。实验结果表明,该设计基本满足IEC 60044和IEC 61850对合并单元的要求。     

符合IEC61850-9-2标准的合并单元设计

针对变电站智能化的要求,提出一种基于现场可编程门阵列（FPGA）与先进精简指令集处理器（ARM）的智能合并单元（MU）实现方案,该方案集数据接收、处理和通信等功能模块为一体.其中数据处理模块基于IEEE 1588精确对时,结合二次Lagrange插值与相位补偿算法,以提高精度;数据通信模块采用预配置采样值控制块,可实现采样值传输模型灵活定义,避免制造报文规范（MMS）映射的实现困难,以确保报文的实时性.通过电子式互感器稳态校验系统进行验证的结果表明,该合并单元样机可满足智能变电站对其通信数据的传输要求.     

智能变电站时钟同步系统中的透明时钟原理分析与实验

高精度的时钟同步对于保证智能变电站继电保护的正常工作具有举足轻重的作用。基于IEEE 1588v2标准的透明时钟的应用可进一步提高智能变电站时钟同步的精度。分析了基于IEEE 1588v2的透明时钟基本原理,从主时钟负载、网络拓扑变化的适应性和同步精度等方面对对等(P2P)透明时钟和端到端(E2E)透明时钟进行了比较和实验研究。结果表明,2种透明时钟均能满足智能变电站1μs的同步精度要求,但P2P透明时钟的整体性能要优于E2E透明时钟,因此建议在智能变电站中采用P2P透明时钟。     

智能变电站过程层交换机延时测量方案设计

智能变电站过程层网络SMV报文组网的传输方式已成为一种趋势。SMV报文组网的传输方式具有信息共享便捷的优势,但是SMV报文在网络交换设备交换机中传输的延时具有不确定性,这样就需要可靠的时钟源来进行同步,而且合并单元需要具备一定的守时能力。为了使SMV报文组网的传输方式不依赖外部时钟源,尝试对交换机进行改进,给出了一种基于FPGA的过程层SMV报文传输延时可测的交换机架构,提出了一种利用IEC 61850-9-2帧结构中Reserved字段测量并记录传输延时的方案。经过验证,该架构和方案可以准确地测量SMV报文在网络中传输的延时。