利用Astro对ePro系统进行布局布线

本文详细介绍了利用Synopsys公司的布局布线工具Astro对ePro系统进行版图设计的流程和注意事项。     

用Calibre工具对FFT芯片进行物理验证

FFT芯片在Astro工具中版图设计一旦完成,必须进行设计规则检查以确保版图设计的正确性。违反规则的版图设计将成为电路生产的隐患,因此,必须在sign-off之前检查出并改正。介绍了如何使用Mentor公司Calibre工具对Astro工具导出FFT芯片的GDSⅡ文件进行设计规则检查、天线规则检查、电学规则检查和版图与电路图一致性检查,并对检查中出现的问题提出相应的解决办法。     

自制IP模块的后端版图设计

介绍利用synopsys公司建库工具Milkyway，制作IP模块Milkyway库的方法和流程，以及采用ASIC设计领域流行的后端布局布线工具Astro，进行带有自制IP模块的版图自动布局布线的方法扣流程，并给出了设计实例。     

电子产品面板控制芯片的物理验证

电子产品面板控制芯片在Astro工具中完成版图设计后,输出的GDS文件必须采用专门的物理验证工具进行设计规则检查和版图与原理图一致性检查以确保版图设计的正确性。违反检查规则的版图将成为芯片生产的隐患,因此必须在掩模版产生之前将其改正。介绍如何使用物理验证工具Dracula对Astro工具导出电子产品面板控制芯片的GDS格式文件进行设计规则检查和版图与电路图一致性检查,并对检查中碰到的问题提出具体的解决办法。     

基于Astro工具的ASIC时序分析

在目前的ASIC设计中,时钟信号的质量对同步数字电路的影响越来越大。如何避免时序问题给电路造成的不利影响成为设计中的重要挑战。本文主要介绍了逻辑设计中值得注意的重要时序问题,以及如何克服这些问题。最后介绍了利用Astro工具进行时序分析的方法。     

Synopsys公司推出用于先进集成电路设计的Galaxy平台开放经行业验证的设计数据库Milkyway

IC设计软件厂商Synopsys公司近日正式公布了Galaxy设计平台,用于先进集成电路的设计。该平台具备良好的开放性,并整合了包含顶级工具的设计实现平台。在Synopsys公司现有的设计产品如Design Compiler,Astro以及PrimeTime的基础上,Galaxy设计平台能有效缩短设计时间,降低集成成本以及减少在设计复杂IC时所担负的风险。另外,Synopsys公司还宣布,已经向第三方开放了经生产验证的Mil-kyway设计数据库,该数据库也是Galaxy设计平台的关键组成部分。     

Garfield 5微处理器芯片的电源网络和面积优化

深亚微米的集成电路设计中,芯片的面积与成本是紧密相连的。随着芯片的面积增大,其制造成本不断增加,但芯片成品率却急剧下降。因此在后端版图设计中,设计人员的目标之一就是应尽可能减小芯片的面积。本文介绍了Garfield5系统芯片的版图设计中,如何利用Synopsys公司的后端设计工具Astro,在布局布线等各个步骤中对芯片面积和电源网络进行设计和优化,并成功实现典型情况下的125MHz时钟频率、5.0mm×5.0mm以内的芯片面积。     

基于Astro的时钟树综合

时钟树综合是芯片后端设计至关重要的一环,时钟偏差成为限制系统时钟频率的主要因素。本文以一款TSMC0．25μm工艺的RISC微处理器芯片为例．介绍了使用Synopsys公司的P8LR工具Astro进行时钟树综合和优化的方法,并与Silicon Ensemble在综合后的时钟偏差上作了对比,结果显示使用前者比后者时钟偏差减小百分之十四以上。     

中科院EDA中心致力于培养IC设计高级人才

继今年4月份的软件使用基础培训之后,中国科学院EDA中心又于7月14日~8月12日成功举办了IC设计技术高级培训班。本次高级培训的对象是来自中国科学院9个研究所的IC设计骨干工程师,聘请了Synopsys 公司和Mentor公司的海外经验丰富的资深技术工程师主讲课程、进行设计流程培训。旨在使学员掌握世界上最先进的EDA设计工具,并能够利用它独立地进行芯片设计。Synopsys培训的内容包括DC-Expert、PhysicalCompiler、PrimeTime、Astro、DesignWare等相关工具;Mentor Graphics的培训内容为Calibre产品及可测性设计相关工具DFTAdvisor、Fa…     

百万门系统级芯片的后端设计

采用0.18μm及以下工艺设计高性能的VLSI芯片面临着诸多挑战,如特征尺寸缩小带来的互联线效应、信号完整性对芯片时序带来的影响、时序收敛因为多个设计变量的相互信赖而变得相当复杂,使百万门级芯片版图设计师需深入物理设计,选用有效EDA工具,结合电路特点开发有针对性的后端设计流程。文章介绍了采用Synopsys公司Astro后端工具对一款百万门级、基于0.18μm工艺SoC芯片后端设计的过程,分为后端设计前的数据准备、布局规划、电源设计、单元放置及优化、时钟树综合、布线等几个阶段进行了重点介绍。同时考虑到深亚微米工艺下的互联线效应,介绍了如何预防串扰问题以及在整个布局布线过程中如何保证芯片的时序能够满足设计要求。     

一款验证标准单元库功能与延迟测量的芯片

本文设计了一款测试芯片用于验证标准单元库功能以及延迟测量,其中验证标准单元库功能部分电路采用的是数字集成电路的自动化设计流程,实现了对0.18um标准单元库功能准确性的物理验证,缩短了单元库的验证周期;另一方面利用标准单元库搭建的环形振荡器,来帮助测量验证标准单元库门电路延迟时间的准确性。最后利用Synopsys公司Astro工具对两部分电路进行布局布线,并流片测试验证。     

NDS助力马来西亚电视运营商ASTRO B.YOND实现双模业务功能

全球领先的数字付费电视技术解决方案提供商NDS公司在英国伦敦宣布,NDS将帮助马来西亚跨媒体集团Astro旗下的AstroB.yond电视平台实现双模业务功能。新的解决方案实现后,Astro用户可以通过卫星直播到户(DTH)、互联网或双模机制(卫星直播到户和互联网)访问本地和全     

新一代物理设计工具贯穿物理综合和布线

Synopsys推出新一代物理实现工具Galaxy IC Compiler，它将物理综合、时钟树合成、布线、成品率最佳化与验收(sign-off)相关性等功能整合在一起。该工具将代替Synopsys的物理综合工具Physical Compiler和Astro布线器。作为Synopsys Galaxy设计平台的核心，与该平台中的RTL综合工具Design Compiler一起，构成从RTL到GDSII流程的全面解决方案。     

ASIC后端设计中的时钟偏移以及时钟树综合

目前的ASIC设计中,时钟偏移成为限制系统时钟频率的主要因素,时钟树综合技术通过在时钟网络中插入缓冲器来减小时钟偏移.但是,有时这样做并不能达到系统要求的时钟偏移.以一款SMIC 0.18μm工艺的DVBT数字电视解调芯片为例,分析了时钟偏移的产生原因.介殚绍了使用Synopsys公司Astro工具进行时钟树综合的方法,重点分析了在时钟树综合之前如何设置约束手动优化电路从而改善设计的时序,最后的流片结果证明该方法是有效的.     

数字电视发端调制器芯片时序优化设计与实现

设计数字集成电路时,关键是要满足时序的约束。时钟树综合是芯片设计后端优化时序过程中至关重要的一环,尤其是在复杂的超大规模高速集成电路设计中,它将直接影响最后的流片。其中时钟偏斜是影响时钟的重要因素。本文以SMIC 0.18μm工艺数字电视发端调制器芯片为例,前端提出新的获得同步分频时钟的方法,后端使用Synopsys的Astro工具来进行手动时钟树综合和时序优化,在满足时序设计要求的同时减小了芯片面积。     

双频双系统导航芯片的时钟树分析和设计

在复杂的超大规模高速集成电路设计中,时钟树的综合与优化是芯片后端设计优化时序过程中至关重要的一环,其中时钟树的设计是最关键的部分.以SMIC 0.13 μm工艺双频双系统兼容接收机数字基带导航芯片为例,根据时钟树时序要求和时钟树延迟模型,基于Synopsys的Astro工具,对芯片进行自动时钟树分析和指定时钟树结构分析,设计和优化了时钟树结构.结果表明,利用此方法得到的时钟树结构能取得更优的结果.     

ASIC设计流程和方法

ASIC的复杂性不断提高,同时工艺在不断地改进,如何在较短的时间内开发一个稳定的可重用的ASIC芯片的设计,并且一次性流片成功,这需要一个成熟的ASIC的设计方法和开发流程.本文结合NCverilog,DesignCompile,Astro等ASIC设计所用到的EDA软件,从工艺独立性、系统的稳定性、复杂性的角度对比各种ASIC的设计方法,介绍了在编码设计、综合设计、静态时序分析和时序仿真等阶段经常忽视的问题以及避免的办法,从而使得整个设计具有可控性.     

如何更好地使用Concept

主要介绍Cadence公司推出的一种新型的前端输入工具Concept。Concept是设计人员在对电路进行数字仿真、模拟仿真、混合设计、PIC设计和物理设计之前,必须调用的一种工具。     

Cadence发布新版PCB设计工具PSD15.0

Cadence公司最近在深圳举办的PCB设计研讨会上,向与会的150多名工程师演示了新版线路板系统设计工具PSD 15.0,其中重点介绍了采用新版工具实现千兆位高速线路板设计的新技术.     

思源科技助力IC设计实现更快、更高、更强

近日,SpringSoft（T称思源科技）公司2009年度研讨会在北京举行。会上,来自思源科技公司的高层和多位研发工程师介绍了思源科技的发展历程和产品特色,同时也和与会工程师一起就思源科技主要产品即验证工具及定制IC设计工具进行了一系列的主题讨论。