基于Jenkins的持续集成系统研究

针对敏捷开发实践的特点,研究了基于Jenkins的持续集成系统。综合考虑了软件开发的项目组织形式,采用了支持分布式工作流的代码存储库,利用测试驱动开发的测试方法。实现了自动化软件单元测试及持续集成,并与传统的人工测试在时间开销方面作了比较分析。     

新一代运营系统中持续交付平台的实现

基于微服务和容器技术的持续交付平台代表新一代软件架构核心设计思想,持续交付平台涉及核心流程的工具非常成熟,面向微服务和容器的工具正在快速发展.Git、Gerrit、Jenkins、Ansible作为源代码仓库管理、部署流水线和配置管理的核心工具,Consul、Docker Swarm等工具用于实现微服务治理与部署.通过敏捷的设计思想,实现一套可持续成长的系统,用于适应客户需求的不断变化.     

军用软件开发过程中的CVS控制

CVS是目前业界使用比较广泛，思想比较先进，控制比较简单的配置管理与版本控制一体的工具。本文介绍了CVS版本控制的基本概念、基本思想以及工作流程，并以WinCVS、Jbuilder和Eclipse为代表分别说明了在军事信息系统软件开发工程中如何利用商用或开源组织开发工具进行CVS版本控制，以满足开发过程中代码的持续集成和软件版本的控制的需要，提高军用软件的开发效率。     

基于Cppcheck的嵌入式静态代码扫描工具应用和规则扩充

嵌入式软件开发过程中代码规范非常重要,为加速研发效率,提前发现代码问题,合理使用嵌入式静态代码扫描工具十分重要。首先阐述嵌入式静态代码扫描的相关概念和特点;其次详细介绍了Cppcheck嵌入式静态代码扫描工具的使用和结果分析,并对比其他同类工具;然后详细说明Cppcheck缺陷扫描规则和扩充实践;最后结合Jenkins进行自动化代码扫描和分析。使用Cppcheck并自定义缺陷规则到结合自动化工具,从而使嵌入式代码静态扫描工作能够高效快捷地完成。     

基于复变函数的混合型大数据多源集成系统设计

现有混合型大数据多源集成系统存在集成度较低、耦合度较低的缺陷,为了解决上述问题,引入复变函数对混合型大数据多源集成系统进行设计。根据现有系统存在的问题,搭建系统架构,以此为基础,对系统硬件计算机体系进行设计,主要由处理单元、存储单元与输入输出单元组成。系统软件主要包括数据库模块、数据查询模块与混合型数据多源集成模块。通过系统硬件与软件的设计,实现了混合型大数据多源集成系统的运行。通过测试得到,与现有混合型大数据多源集成系统相比,设计的混合型大数据多源集成系统极大地提升了集成度与耦合度,充分说明设计的混合型大数据多源集成系统具备更好的数据集成效果。     

税控收款机自动化测试的研究

研究目的是设计并实现一款针对税控收款机进行自动化测试的工具,该工具能在不修改税控收款机本身任何代码(包括源代码和目标代码)的情况下进行测试。文章从嵌入式系统软件测试技术的基础入手,重点论述了该自动化测试工具中模拟键盘部件的软、硬件设计和实现,并对该自动化测试工具方案中关键技术点进行了详细的介绍。     

基于容器技术的智慧校园大数据平台持续集成研究

本文首先介绍了高校IT平台的体系架构现状,分析了智慧校园大数据平台建设的意义和需求,着重阐述了PaaS层在持续集成中的重要地位和作用,通过引入Docker容器技术,对大数据平台组件和上层应用系统进行容器化,结合自动化管理系统、私有代码仓库等工具,高效地实现了智慧校园大数据平台从开发、测试到部署的持续集成流程与框架.     

aSIT:面向接口的分布式自动化测试系统

现代互联网服务通常都是复杂的大规模分布式系统,由多个软件模块构成,这些软件模块可能由不同的团队使用不同的编程语言开发。这种多团队协同、多种开发语言为分布式程序测试工具带来了新的挑战。传统的人工测试无法满足大规模分布式系统的测试要求,通常借助自动化测试工具来完成测试任务。认为开发与测试团队分离的企业更适合从接口测试入手实现自动化测试,并设计实现了一套面向接口的分布式自动化测试系统--a SIT。已有的自动化测试工具无法很好支持企业内部异构服务集成、多团队协作、环境网络隔离、海量测试用例执行等场景,a SIT结合实际工程实践进行了一些特定的设计,解决上述问题,使其能在企业应用落地,并提升测试团队效能。经过企业内部近10个月的持续使用,使测试人员主要精力能集中到用例设计,缺陷验证时间降低到手工测试时的1%,回归测试用例数增长30倍,平均需求交付时间降低63%。     

基于Jenkins的持续集成测试环境插件开发

现代软件规模已经极具膨胀,软件测试所占用的时间的比例也越来越大,如何提供高效,快速,自动化,可定制的继承测试环境已经成为软件行业亟待解决的问题.DevOps和持续集成是一种软件开发实践,对于提高软件开发效率并保障软件开发质量提供了理论基础.Jenkins是一个开源软件项目,提供了一个开放易用的软件平台,使持续集成和自动化测试成为可能.     

基于Python的VRED渲染自动化开发

本文针对传统的整车数据渲染效率低下的问题,基于VRED软件及Python语言开发了快速渲染自动化工具,工具核心代码调用VRED提供的Python接口函数,工具界面通过Qt designer设计。结果表明通过自动化工具的使用,能完成大部分的渲染工作,可有效提升模型渲染效率。     

基于FPGA的多路并行混合数据存储系统

为了解决多路信号并行混合采集存储的问题,文中设计了一种以FPGA为控制芯片的多路并行采集存储系统。该系统选用XC6SLX163CSG324I为主控芯片,设计包括数据采集接收模块、数据存储模块、数据回读模块。数据接收模块包括16路模拟量数据、导引头(DYT)数据、脉冲编码调制(PCM)数据和控制命令数据。该系统充分利用FPGA可重构的优势,对内部资源合理利用,降低了硬件资源开销,对所接收数据进行多路并行采集存储;利用握手原则,减少了数据的丢失。实验结果表明,该系统存储速率最高可达25 Mbyte/s,且备用口回读数据时,帧计数连续,该系统准确性较高。     

轨道电路解码测试模块的软件设计

在我国现行的CTCS-2级列车控制系统中,轨道电路作为系统地面设备的重要组成部分,其不仅用来检测轨道的占用与否和列车的完整性,而且还连续为列车提供运行前方闭塞区间空闲数等信息。因此,列控车载系统对轨道电路信息的正确解析是保证列车安全运行的关键。为了检测列控车载系统中轨道电路解码部分是否解码正确,提出了轨道电路解码测试模块,详细阐述了模块的功能,并采用模块化的思想对模块的软件进行了设计。     

基于J2EE的无纸化考试试卷分析系统的设计与实现

为提高试卷分析的自动化管理水平,降低试卷分析管理成本,通过对试卷分析现状的分析,阐述了目前在人工试卷分析方面所面临的问题,实现了一种基于Web的试卷分析系统。与传统的人工试卷分析方式相比,该方案利用Web在线试卷管理,易于系统集成。重点研究了系统的通用性、扩展性、方案的总体结构、系统架构;系统的核心模块的设计与应用程序的实现。应用结果表明,该方案可有效地集成和管理实现试卷分析系统的网络化,系统实施之后,试卷分析的工作效率得到了明显的提高。     

基于FPGA的混合扩频发射机设计与实现

以Alter公司的FPGA为硬件平台,以QuartusⅡ为设计工具,来实现该直扩/跳频混合发射系统。顶层采用图形设计方式,各个模块均采用Verilog语言进行设计。编码模块采用了RS（255,223）码与卷积码（2,1,7）相结合,扩频模块采用GOLD码序列进行扩频,调制模块采用MSK调制。仿真结果表明：各个仿真模块均满足设计的要求,整个系统输出稳定无毛刺,达到了预期的效果。     

基于人工免疫的溺水特征识别系统

为了满足自动监测游泳状态应用需求,设计了一种无线溺水特征识别系统。该系统能在不影响正常游泳的情况下通过自动化手段实时、准确监测游泳者的游泳状态,并对异常情况进行报警。系统的硬件部分由信号采集与预处理模块、无线传输模块和主控模块等组成。主算法部分分为串口数据接收模块、数据预处理模块、溺水特征识别模块和控制模块等。其中溺水特征识别模块是基于人工免疫克隆选择算法进行实现的,与其他识别算法相比其具有天然的模式识别特性,并能提取出常规算法不易提取的特征。由实验结果可看出,该系统可准确、迅速地识别出溺水和非溺水特征。     

基于三维异构集成技术的X波段4通道收发模组

基于硅基微电子机械系统(MEMS)三维异构集成工艺,设计了一款适用于相控阵天线系统的三维堆叠4通道T/R模组。模组由3层功能芯片堆叠而成,3层功能芯片之间采用贯穿硅通孔(TSV)和球栅阵列实现电气互连;模组集成了6位数控移相、6位数控衰减、串转并、负压偏置和电源调制等功能,最终尺寸为12 mm×12 mm×3.8 mm。测试结果表明,在X波段内,模组的饱和发射输出功率为30 dBm,单通道发射增益可达27 dB,接收通道增益为23 dB,噪声系数小于1.65 dB。该模组性能优异,集成度高,适合批量生产。     

基于FPGA的HDLC设计实现

根据某雷达的实际要求在FPGA中设计了HDLC协议处理器,并详述了该协议器的设计构想及具体功能模块的实现。该设计采用分块处理的方法使设计简单灵活,适合于系统移植和借用。试验结果证明设计可行有效,可以满足系统要求。同时对主要功能模块进行了仿真和测试,提供了关键结点仿真波形图及部分原代码。     

无刷直流电机驱动控制器的SOPC技术研究

采用纯硬件方式设计了无刷直流电机驱动控制器,详细介绍控制器各模块的设计,包括速度PI和电流PI调节器、电流检测模块、位置与速度检测模块、PWM发生器和换相控制模块,使系统控制电路都集成在一片FPGA上,提高了系统的集成度、稳定性和可靠性,也使得系统容易修改升级。软件仿真和实验结果均表明,该控制器的设计合理,运行稳定。     

基于PC104总线和CPLD的测频模件设计

根据某测试系统的需要,设计基于PC104总线和CPLD的高精度测频模件,采用多周期同步测频法实现对所测频段的等精度测量。设计了该测频模件的硬件电路,并给出用CPLD实现数字频率计的详细VHDL源代码。采用原理图的方式编写PC104总线的接口逻辑,并利用Max＋Plus Ⅱ软件进行仿真。结果显示频率计及接口逻辑均可正确工作。实际应用表明,该测频模件具有精度高,可靠、稳定等优点。