一种用于高精度模数转换器的数字校正算法

本文基于14bi t的ADC设计,提出了一种冗余位为2bi t的算法,相比于传统的方法,它提高了输入动态范围,大大降低了对比较器的要求,从而有效的解决了因为比较器的偏差带来的SFDR的下降。对采用本文算法设计的ADC电路进行了仿真,有效位数达到了13.7bi t,并且具有较低的功耗。     

一种低功耗混合信号直流失调消除电路

设计了一种应用于直接变频接收机的低功耗混合信号直流失调消除(DCOC)电路。该电路采用混合信号的方式消除直流失调电压,避免了传统模拟域直流失调消除系统环路响应速度与高通带宽之间的折中,具有功耗低、建立时间快、面积小等优点。采用该DCOC后,直接变频接收机的输出剩余直流失调电压小于37mV,直流失调消除环路的建立时间小于200μs。电路采用0.13μm CMOS工艺实现,芯片尺寸为0.372mm×0.419mm,工作于1.2V电源电压时,消耗电流仅为196μA。     

一种12位100 MS/s流水线ADC的设计

设计了一种12位100 MS/s流水线型模数转换器。采用3.5位/级的无采保前端和运放共享技术以降低功耗;采用首级多位数的结构以降低后级电路的输入参考噪声。采用一种改进型的双输入带电流开关的运放结构,以解决传统运放共享结构所引起的记忆效应和级间串扰问题。在TSMC 90 nm工艺下,采用Cadence Spectre进行仿真验证,当采样时钟频率为100 MS/s,输入信号频率为9.277 34 MHz时,信干噪比(SNDR)为71.58 dB,无杂散动态范围(SFDR)为86.32 dB,电路整体功耗为220.8 mW。     

一种数字有限冲激响应滤波器电路的设计

提出了一种数字有限冲激响应(FIR)滤波器电路的设计思想,克服了传统的从算法直接入手的滤波器设计方法中存在的计算量大、电路描述繁琐以及验证困难的缺点.并按此思想设计了一个通用数字FIR滤波器电路,在利用Matlab工具构造出滤波器数学模型的基础上,提出了一种滤波器电路结构,用VHDL语言对电路进行描述,并进行了电路综合和仿真.给出了该电路的数学模型和滤波结果.     

一种应用于流水线A/D转换器的数字校准算法

通过输入比较器阈值电压到流水线电路计算跳变点高度，重新计算权重，进行数字校准。这种校准方法与数字冗余结合，属于纯数字电路实现，在可实现性与可靠性上具有很大的优势。仿真结果表明，这种方法能保证高精度。     

用于带数字校正12位40MS／s流水线ADC的MDAC电路及数模接口

设计了一个用于40 MHz采样率,12位精度流水线A/D转换器第一级的MDAC电路.该电路采用高增益带宽积的增益自举放大器,在3.5 pF负载电容下,可以在8 ns内稳定在最终值的0.01%;设计了低失调、低回踢噪声比较器.蒙特卡罗分析表明,失调电压小于7 mV.电路采用SMIC 0.35 μm/3.3 V CMOS工艺,用于一个带数字校正的流水线A/D转换器.在MDAC中加入一个D/A接口电路,可以在不引入过多模拟电路的前提下,配合数字校正部分完成其校正功能.     

一种高性能Σ-Δ A/D转换器的设计

对于传统的Σ-Δ A/D转换器(ADC),其信噪比(SNR)随输入信号强度的减小而降低.文章根据自适应理论提出了一种自适应Σ-Δ ADC的解决方案及相应的电路实现.该电路设计充分考虑了在电路实现中误差的存在,给出了误差自校正电路.仿真结果表明,这种自适应Σ-Δ ADC的SNR几乎与输入信号的强度无关.     

一种高性能Σ-ηA/D转换器的设计

对于传统的Σ-ΔA/D转换器(ADC),其信噪比(SNR)随输入信号强度的减小而降低。文章根据自适应理论提出了一种自适应Σ-ΔADC的解决方案及相应的电路实现。该电路设计充分考虑了在电路实现中误差的存在,给出了误差自校正电路。仿真结果表明,这种自适应Σ-ΔADC的SNR几乎与输入信号的强度无关。     

一种改进的高速高精度ADC数字校准算法

提出一种能快速收敛并具有鲁棒性的流水线模数转换器(ADC)数字校准方法。设计的ADC采用12级1.5位/级MDAC和一个6位高精度SAR ADC的结构。采用Altera FPGA,对该算法进行了验证。结果表明,用该方法校准的A/D转换器,在90.55MHz输入频率下,SNDR可达到84dB,DNL为-0.59/0.28LSB,INL为-0.59/0.34LSB。     

一种改进的高速高精度ADC数字校准算法

提出一种能快速收敛并具有鲁棒性的流水线模数转换器(ADC)数字校准方法。设计的ADC采用12级1.5位/级MDAC和一个6位高精度SAR ADC的结构。采用Altera FPGA,对该算法进行了验证。结果表明,用该方法校准的A/D转换器,在90.55 MHz输入频率下,SNDR可达到84 dB,DNL为-0.59/0.28 LSB,INL为-0.59/0.34 LSB。     

一种基于扰动的SAR ADC数字校准算法

为了减少分段式电容阵列ADC中分段电容引起的电容失配效应对转换精度的影响,采用最小均方根(LMS)迭代方法,实现了一种基于扰动的逐次逼近型(SAR)ADC数字前台校准算法。对同一个模拟输入信号先后加入作为扰动的模拟失调电压+Δd和-Δd,依次进行量化。使用LMS对两次量化结果进行加权迭代,得到最佳权重,实现了对ADC的校准。针对电容失配效应、寄生电容效应的影响,搭建了14位SAR ADC数模混合仿真验证系统。仿真结果表明,该校准算法将系统的无杂散动态范围(SFDR)从62.6 dB提升到87.7 dB。     

一种基于定标的红外图像非均匀性分区域校正算法

红外探测器的非均匀性问题直接影响红外成像质量和测量精度。地基红外辐射测量系统对远距离飞行目标进行成像时往往不能占满全靶面区域。为提高图像质量,提出了一种基于定标的非均匀性分区域校正算法。以靶面大小为640×512的制冷型中波红外探测器为实验对象,基于黑体定标的两点校正法,采用全靶面校正算法及本文算法进行了验证。结果表明,当成像区域小于全靶面的1/3时,分区域非均匀性校正后非均匀性误差低于0.002%。与全靶面非均匀性校正算法相比,此校正算法使非均匀度进一步降低了30%至75%不等,非均匀性误差的下降率大于30%。采用本文算法后,各区域的非均匀度进一步下降,校正目视效果进一步提高。因此该校正方法具有一定的工程应用价值。     

自适应多点定标非均匀性校正算法

多点定标法校正精度较高,但需要选择合理的标定点才能达到理论的校正效果.本文提出了一种用于选择多点法标定点的算法.算法将残差作为选择标定点的判定条件,自适应地在焦平面响应曲线上确定标定点.探测器采集的原始图像经本文算法校正后图像的响应率不均匀性为0.31％,与传统的均匀分段多点法相比减少了约31％,多点法的校正精度得到了明显提高.     

流水线ADC的一种数字校准算法与实现结构

校准是实现高精度高速度流水线A/D转换器的关键技术之一.对流水线A/D转换器进行了分析;对一种通过注入比较器阈值电平作为测试信号,以转换曲线跳变点高度的变化来得到新权重的数字校准算法进行研究;提出了一种数字校准算法实现方案.仿真结果表明:这种数字校准算法可以满足高速高精度A/D转换器的性能要求.     

宽带信号的幅相误差校正算法

宽带数字阵列雷达通道中特性差异,使得通道产生随频率变化的幅相不一致性,文中主要研究了时域和频域的校正算法,并根据不同频点的对角因子形成相应的对角加权矩阵,改进了加权最小二乘拟合的方法,优化了频域算法,最后通过仿真对比分析了时域与频域算法的精度和对数字波束形成性能的影响,并验证了改进频域算法的精确性与可行性。     

一种流水线ADC数字校准算法实现

校准系统是实现高精度高速度流水线ADC的关键技术之一.论文对流水线ADC结构进行描述,对误差来源进行分析,并且对通过计算每级转换函数跳变点高度来得到权重的校准算法进行研究,最后提出校准算法实现方案,进行实现并且给出实现结果与版图.实现结果表明:完成校准系统只需要一些纯粹的数字电路,实现简单.同时,算法仿真结果表明,这种算法可以满足高精度ADC的要求,是一种实现性、可靠性好的校准算法实现方法.     

一种基于伪随机噪声注入的流水线ADC数字校准算法

流水线ADC中运算放大器在设计过程中为了满足建立速度的要求,往往无法达到较高的信号建立精度,从而导致流水线ADC中的乘法数模转换器(MDAC)出现增益误差。提出一种基于伪随机噪声注入的数字后台校准方法,对MDAC的级间增益进行校准。将该校准算法应用于一款12 bit 250 MS/s的流水线ADC,仿真结果表明,校准后流水线ADC的有效位数(ENOB)可达到11.826 bit,信噪失真比(SNDR)可达72.95 d B,无杂散动态范围(SFDR)可达89.023 d B。     

一种流水线ADC数字校准算法实现

校准系统是实现高精度高速度流水线ADC的关键技术之一.论文对流水线ADC结构进行描述,对误差来源进行分析,并且对通过计算每级转换函数跳变点高度来得到权重的校准算法进行研究,最后提出校准算法实现方案,进行实现并且给出实现结果与版图.实现结果表明:完成校准系统只需要一些纯粹的数字电路,实现简单.同时,算法仿真结果表明,这种算法可以满足高精度ADC的要求,是一种实现性、可靠性好的校准算法实现方法.     

时间交织ADC时间失配后台数字校准算法

提出了一种数字后台校准算法,用于校准时间交织模数转换器(Time-Interleaved Analog-to-Digital Converter,TIADC)的时间失配误差。该算法是基于对输入信号统计的思想,在后台通过分析输入信号的统计特性获得误差信息,再反馈到多相时钟产生器,形成反馈环路,达到校准的目的。该算法硬件消耗小,对输入信号的频率没有限制,可以扩展到任意通道数。对于一个8通道12位TIADC,当输入信号频率fin/fs = 0.487时,MATLAB仿真结果表明,采用该算法校准后,SNR从校准前的33.8 dB提高到74.0 dB,证明了该校准算法的有效性。