高分辨率PLL频率合成器的关键指标分析

为了解决设计锁相环(PLL)频率合成器时关键指标相互矛盾的问题,以后置分频PLL频率合成器和前置倍频PLL频率合成器为例推导其频率分辨率、自然谐振频率、阻尼系数、环路捕捉时间、杂波抑制度等指标的数学表达式,研究了自然谐振频率和其他指标之间的联系,分析了频率分辨率与环路捕捉时间、杂波抑制度之间的矛盾.理论分析和仿真结果表明:相对于基本形式的PLL频率合成器,后置分频PLL频率合成器和前置倍频PLL频率合成器的频率分辨率得到同倍的提高,但后者的环路杂波抑制度和捕捉时间指标均随频率分辨率的提高而恶化,从而证明后置分频PLL频率合成器设计的有效性.这些结论可以作为设计PLL频率合成嚣的参考准则.     

小数频率合成器介绍

频率合成器是从一个或多个参考频率中产生多种频率的器件,频率合成器在无线通信中有着广泛的应用。本文主要介绍采用最新技术的小数频率合成器以及其相对于整数频率合成器的优点。     

提高锁相频率合成器噪声性能的一种方法

普通单环锁相频率合成器存在鉴相频率提高则输出频率分辨率下降的矛盾，本文提出用输入倍频器提高鉴相频率的方法解决这一矛盾，文中分析了此法对噪声的抑制作用，并给出一组对比实验结果。     

SI4133G及其在低功耗快速宽带频率合成器中的应用

本文介绍了SI4I33G频率合成器芯片的性能以及在宽带频率合成器中的应用.     

短波电台频率合成器设计

本文针对短波电台对频率合成器所提出的指标要求,设计了合成器的实现方案,并依据方案软硬结合实现了一套频率合成器.实验结果表明,其频率分辨率可达100Hz,频率误差小于30Hz,杂散小于-70dBc,可满足短波电台的指标要求.     

一种新型的PLL／DDS混合型微波频率合成器的研究

本文研究了一种新型的微波频率合成器。该频率合成器将普通的锁相环技术和直接数字频率合成器有机地结合起来，只需在一般的单环频率合成器的基础上增加少量器件，就可以获得精确的频率分辨和相当低的相位噪声，性能大大优化单环频率合成器而仅略低于双环，结构却比环简单，成本也较低。     

现代频率合成技术综述

本文阐述了国内外现代频率合成技术在现代电子系统应用中的重要性，综述了现代频率合成技术朝着系列化、小型化、模块化和工程化方向的发展趋势，着重叙述了应用最为广泛的锁相式（ＰＬＬ）频率合成器和直接数字式频率合成器（ＤＤＳ）的国内外最新进展，本文还详细介绍了单片ＰＬＬ频率合成器、算术锁定环、单片ＤＤＳ芯片等先进器件，以及锁频环路、上变频、小型化等先进技术。     

基于DDS+PLL频率合成器的设计

对比直接数字频率合成技术(DDS)和锁相环频率合成技术(PLL)的优缺点,提出一种DDS与PLL相结合的频率合成器方案。本文给出了以AD9852和ADF4106实现频率合成器的实例,并对该频率合成器的硬件电路进行了简要说明。     

浅谈数字频率合成器的组成及检修

频率合成器的用途很广,在现代通信领域和电视机、收音机中,为接收系统提供多种本机振荡信号源,同时收、发信机内所需要的一些辅助频率也将由频率合成器提供。总之频率合成器已被广泛地应用于通信、遥控、遥测、仪表、家电等设备之中。目前新型通信设备使用的频率合成器均为集成数字环频率合成器,下面就介绍这类频率合成器的组成及检修。一、微处理器控制的集成数字环频率合成器的组成微处理器控制的集成数字环频率合成器是指频率合成器的数字环部分由一块集成电路代替,此集成电路受微处理器控制,与外围的滤     

∑-△调制技术在小数分频器中的应用

小数分频技术解决了锁相环频率合成器中鉴相频率和输出频率分辨率的矛盾。但一般的小数分频技术引入了严重的小数杂散问题。因为△-∑调制技术对噪声具有整形的作用，把∑-△调制技术应用在小数分频频率合成器中，与传统的PLL（锁相环）频率合成器相比具有明显的优越性，他可以提供很宽的频率范围、极高的频率分辨率、较低的单边带相位噪声以及良好的杂散性能。     

一种GSM手机频率合成器的设计与实现

本文通过分析影响锁相环频率合成器频率锁定速度的主要因素，研究并设计一种采用锁相环技术并满足ＧＳＭ手机性能的捷变频率合成器。     

锁相环频率合成器的发展及应用

锁相环频率合成器在现代电子通信系统中有着广泛的应用。本文主要介绍了锁相环频率合成器的发展历程，各阶段的工作原理，并描述了一个锁相环频率合成器的应用实例。     

基于频率合成器PE3236的电路设计

频率合成器PE3236是Peregrine公司生产的单片频率合成器.本文简单介绍了PE3236的特点,并结合具体实际的工程应用说明了使用PE3236设计频率合成器的方法,实现了一种L波段的锁相环频率合成器.通过分析PE3236和频率合成器的特性,结合使用环路滤波器和压控振荡器等主要器件,完成了锁相环频率合成电路的设计.测试结果表明频率合成器环路工作稳定,并且可以根据需要改变频率,体现了锁相环频率合成器的输出信号频率稳定度高等特点.     

MC145155在多环高分辨率频率合成器中的应用

本文介绍一种由锁相环大规模集成频率合成器电路MC145155构成的三环全波段电台频率合成器。该合成器输出频率为76.08～106.07999MHz,频率间隔为10Hz。文中介绍了三环合成器的方案设计计算方法、MC145155芯片功能,给出了MC145155数字环的环路设计方法和有关计算公式,以及集成模拟相乘器XFC1596在锁相环路中的使用方法,同时还简要地介绍了多环频率合成器实现微机控制的方法。     

直接数字频率合成器的频谱特性的分析

现代通信系统对合成源的技术指标提出了越来越高的要求，可变参考源驱动的锁相频率合成器是一种较好的解决方案。直接数字频率合成器（ＤＤＦＳ）作为可变参考源是比较理想的。本文对直接数字频率合成器（ＤＤＦＳ）的输出特性进行了讨论，并用傅里叶变换的方法对直接数字频率合成器（ＤＤＦＳ）的输出频谱的杂散进行了分析，得到了有相位舍位民政部下直接数字频率俣成器的杂散分布。     

频率合成器的设计与实现

随着相关技术的发展,人们对频率合成器的设计也提出了更多的要求.基于这种认识,本文使用锁相环芯片设计并实现了一种频率合成器.而经过分析发现,该种合成器能够输出稳定的频率信号,并且噪声较低,能够满足合成器的设计要求.     

频率合成器技术发展动态

介绍了频率合成器的种类、技术发展动态；分析比较了国内外频率合成器的发展现状，并对我国频率合成器的发展提出了建议。     

直接数字式频率合成器的工程设计

本文从工程设计的角度出发,给出了直接数字式频率合成器各组成部分的设计原则,并介绍了一种采用AD7008芯片实现的直接数字式频率合成器。     

频率合成器的现状及发展(英文)

介绍了频率合成器在国内外的发展现状,总结目前国内各种频率合成器中所采用的频率合成设计技术,并根据技术的发展分析了频率合成器的发展趋势。     

Σ-Δ调制技术在小数分频器中的应用

小数分频技术解决了锁相环频率合成器中鉴相频率和输出频率分辨率的矛盾。但一般的小数分频技术引入了严重的小数杂散问题。因为Δ-Σ调制技术对噪声具有整形的作用,把Σ-Δ调制技术应用在小数分频频率合成器中,与传统的PLL(锁相环)频率合成器相比具有明显的优越性,他可以提供很宽的频率范围、极高的频率分辨率、较低的单边带相位噪声以及良好的杂散性能。