并五苯有机薄膜晶体管电学性能研究

制作了以并五苯为半导体有源层材料的有机薄膜晶体管。用热氧化的方法制备了一层230nm的二氧化硅栅绝缘层并用原子力显微镜(AFM)分析了表面形貌。研究了器件的电学性能,得到的并五苯有机薄膜晶体管器件载流子迁移率为8.9×10-3cm2/V.s,器件的阈值电压和开关电流比分别为-8.2V和1.0×104。     

具有无机有机双绝缘层和修饰电极的薄膜晶体管

研究了有机薄膜晶体管器件.器件是以热生长的SiO2作为有机薄膜晶体管的栅绝缘层,酞菁铜作为有源层的.实验表明采用一种硅烷耦合剂-十八烷基三氯硅烷(OTS)修饰SiO2可以有效地降低栅绝缘层的表面能从而明显提高了器件的性能.器件的场效应迁移率提高了2.5倍、阈值电压降低了3 V、开关电流比从103增加到104.同时我们采用MoO3修饰铝作为器件的源漏电极,形成MoO3/Al双层电极结构.实验表明在同样的栅极电压下,具有MoO3/Al 电极的器件和金电极的器件有着相似的源漏输出电流Ids.结果显示具有OTS/SiO2双绝缘层的及MoO3/Al 电极结构的器件能有效改进有机薄膜晶体管的性能.     

双栅酞菁铜有机薄膜晶体管

有机薄膜晶体管以其成本低、柔性好、易加工等优点越来越受到人们的青睐,目前已广泛应用于低端器件。为了获得更实际的应用,OTFTs的性能还需进一步的提高和改善。文章中以酞菁铜(CuPc)为有机半导体材料,制备了双栅结构的有机薄膜晶体管,其阈值电压为-4.5V,场效应迁移率0.025cm2/V.s,开关电流比Ion/Ioff达到9.8×103,与单栅有机薄膜晶体管相比,双栅器件在更低的操作电压下获得了更大的输出电流,场效应迁移率更高,而且通过对两个栅压的调节,对导电沟道实现了更好的控制,器件性能有了较大的提高。     

具有双绝缘层和修饰电极的薄膜场效应晶体管

研究了具有OTS/SiO2双绝缘层结构及MoO3/Al电极结构的有机薄膜晶体管.器件是以热生长的Si02作为有机薄膜晶体管的栅绝缘层,酞菁铜作为有源层的.OTS/SiO2双绝缘层的结构提高了器件的场效应迁移率和开关电流比,降低了阈值电压.实验表明在同样的栅极电压下,具有MoO3/Al电极的器件和金电极的器件有着相似的源漏输出电流.结果显示具有OTS/SiO2双绝缘层及MoO3/Al电极结构的器件能有效改进有机薄膜晶体管的性能.     

具有双绝缘层和修饰电极的薄膜场效应晶体管

研究了具有OTS/SiO2双绝缘层结构及MoO3/Al电极结构的有机薄膜晶体管.器件是以热生长的Si02作为有机薄膜晶体管的栅绝缘层,酞菁铜作为有源层的.OTS/SiO2双绝缘层的结构提高了器件的场效应迁移率和开关电流比,降低了阈值电压.实验表明在同样的栅极电压下,具有MoO3/Al电极的器件和金电极的器件有着相似的源漏输出电流.结果显示具有OTS/SiO2双绝缘层及MoO3/Al电极结构的器件能有效改进有机薄膜晶体管的性能.     

基于有机硅栅绝缘层的制备工艺对OTFT性能的影响

基于聚合物绝缘材料和半导体材料,采用溶液法旋涂工艺制作了有机薄膜晶体管(OTFT),通过尝试不同旋涂速度、表面预处理、退火温度等条件来优化聚合物绝缘材料的制备工艺参数,获得了良好的绝缘性的聚合物绝缘材料和器件特性。结果表明,绝缘层旋涂速度过快、表面用氧等离子体处理时间过长和退火温度过低都会降低有机栅极绝缘层(OGI)的绝缘性和OTFT的器件特性。采用硅氧烷材料作为聚合物栅极绝缘层,其溶液由硅氧烷单体和溶剂加丙二醇甲醚醋酸酯(PGMEA)混合而成。OGI的旋涂速度为1 200r/min,退火温度为140℃,在旋涂有机半导体材料之前,需在退火之后的硅氧烷表面进行短暂的氧离子灰化反应。得到的有机薄膜晶体管迁移率约为0.4cm2·V-1·s-1,亚阈值摆幅降至约1.2V/dec,开关比大于104,并且当外加电场为1MV/cm时,漏电流密度低于1.4×10-6 A/cm2(Vds=-40V)。     

绝缘层/有源层界面修饰及对有机薄膜晶体管性能的影响

制备了具有修饰层的有机薄膜场效应晶体管,采用高掺杂Si作为栅极,传统的无机绝缘材料SiO2作为栅绝缘层,有机绝缘材料PMMA或OTS作为修饰层,CuPc作为有源层,Au作为源、漏极.测试结果表明,采用经过修饰的栅绝缘层SiO2/OTS和SiO2/PMMA的两种器件的开关电流比最高可达8×104,迁移率最高为1.22×10-3cm2/(V·s),而漏电流仅为10-10A,总体性能优于单层SiO2器件.     

绝缘层/有源层界面修饰及对有机薄膜晶体管性能的影响

制备了具有修饰层的有机薄膜场效应晶体管,采用高掺杂Si作为栅极,传统的无机绝缘材料SiO2作为栅绝缘层,有机绝缘材料PMMA或OTS作为修饰层,CuPc作为有源层,Au作为源、漏极.测试结果表明,采用经过修饰的栅绝缘层SiO2/OTS和SiO2/PMMA的两种器件的开关电流比最高可达8×104,迁移率最高为1.22×10-3cm2/(V·s),而漏电流仅为10-10A,总体性能优于单层SiO2器件.     

OTS修饰的不同厚度酞菁铜OTFT的研究

用十八烷基三氯硅烷(OTS)修饰了不同厚度的酞菁铜(CuPc)有机薄膜晶体管器件, 对比酞菁铜厚度为15、40、80 nm的3种器件性能后,得到40 nm的酞菁铜器件具有最高载流子迁移率.分析了OTS修饰的绝缘层表面对器件性能的影响,得到的40 nm厚度酞菁铜器件载流子迁移率为4.3×10-3cm2/V*s, 阈值电压为-9.5 V.     

表面修饰的ZnPc薄膜晶体管性能研究

以热生长的SiO2作为栅绝缘层,酞菁锌(ZnPc)作为有源层,研究了具有十八烷基三氯硅烷(OTS,C18H37SiCl3)/SiO2双绝缘层结构的有机薄膜晶体管(OTFT)。实验表明,采用OTS可以有效地降低SiO2栅绝缘层的表面能并改善表面的平整度,器件的场效应迁移率提高了3.5倍,漏电流从10-9A降到10-10A,阈值电压降低了5 V,开关电流比从103增加到104。结果显示,具有OTS/SiO2双绝缘层的器件结构能有效改进OTFT的性能。     

A miniature high-efficiency fully digital adaptive voltage scaling buck converter

A miniature high-efficiency fully digital adaptive voltage scaling (AVS) buck converter is proposed in this paper. The pulse skip modulation with flexible duty cycle (FD-PSM) is used in the AVS controller, which simplifies the circuit architecture (<170 gates) and greatly saves the die area and the power consumption. The converter is implemented in a 0.13-μm one-poly-eight-metal (1P8 M) complementary metal oxide semiconductor process and the active on-chip area of the controller is only 0.003 mm², which is much smaller. The measurement results show that when the operating frequency of the digital load scales dynamically from 25.6 MHz to 112.6 MHz, the supply voltage of which can be scaled adaptively from 0.84 V to 1.95 V. The controller dissipates only 17.2 μW, while the supply voltage of the load is 1 V and the operating frequency is 40 MHz.     

一种集成低压低功耗电流复制电路设计

本文提出了一种集成低压低功耗电流复制电路。利用单级放大器和电压跟随器构成的负反馈回路实现对输入电压跟的跟随,利用等比例电阻实现电流的等比例复制,电路结构简单,仅由5个MOS管和2个等比例电阻构成。基于TSMC 0.18μm工艺完成电路设计,使Spectre完成电路仿真。结果表明,电路电源电压为1V时,电路静态功耗仅为1μW。在输入电流范围为0-50μA时,输出电流线性跟随输入电流,当输入电流大于3μA时,电流复制精度大于99%,电路带宽为31MHz。     

Low voltage copper phthalocyanine organic thin film transistors with a polymer layer as the gate insulator

Low voltage organic thin film transistors(OTFTs) were created using polymethyl-methacrylate-co g-lyciclyl-methacrylate(PMMA-GMA) as the gate dielectric.The OTFTs performed acceptably at supply voltages of about 10 V.From a densely packed copolymer brush,a leakage current as low as 2×10~(-8) A/cm~2 was obtained.From the measured capacitance-insulator frequency characteristics,a dielectric constant in the range 3.9-5.0 was obtained. By controlling the thickness of the gate dielectric,the threshold voltage ...     

新型低电压能隙基准电压源

介绍了一种新型能隙基准电压源电路,此电路在smic 0.18 rfms工艺条件下设计,它可以输出大小为616mV的基准电压,只要当电源电压在1.1,2.5V之间,此基准电压的输出浮动不超过2.2mV.     

一种新型的CMOS亚阈值低功耗基准电压源

利用工作于亚阈值的NMOS器件,产生两个负温度系数的电压源,然后将两个电压源作差,产生稳定的基准电压输出.整体电路采用HJTCl80 nrn标准CM（）S工艺实现.仿真结果表明,基准源输出电压为220 mV,在一25℃到100℃的温度范围内的温度系数为68×10^-6/ C.电路的最小供电电压可低至O.7 V,在供电电压O.7～4V范围内的线性调整率为1.5 mV/V.无滤波电容时,1 kHz的电源抑制比为-56 dB室温下,1.O V电压供电时,电路总体功耗为3.7μW.版图设计后的芯片核心面积为O.02 mm².本文设计的电压源适用于低电压低功耗的条件.     

低压、低功耗SOI电路的进展

最近 IBM公司在利用 SOI(Silicon- on- insulator)技术制作计算机中央处理器 (CPU)方面取得了突破性的进展 ,该消息轰动了全世界。SOI电路最突出的优点是能够实现低驱动电压、低功耗。文中介绍了市场对低压、低功耗电路的需求 ,分析了 SOI低压、低功耗电路的工作原理 ,综述了当前国际上 SOI低压、低功耗电路的发展现状。     

A 0.8 V low power low phase-noise PLL

A low power and low phase noise phase-locked loop(PLL) design for low voltage(0.8 V) applications is presented.The voltage controlled oscillator(VCO) operates from a 0.5 V voltage supply,while the other blocks operate from a 0.8 V supply.A differential NMOS-only topology is adopted for the oscillator,a modified precharge topology is applied in the phase-frequency detector(PFD),and a new feedback structure is utilized in the charge pump(CP) for ultra-low voltage applications.The divider adopts the extende...     

一种0.8V低功耗低相位噪声锁相环的设计

本文提出了一种低电压应用的低功耗、低相位噪声锁相环（PLL）。其中压控振荡器（VCO）的工作电压为0.5V,其他模块的工作电压为0.8V。为了适应极低电压下的应用,文中振荡器采用了纯NMOS差分拓扑结构,鉴频鉴相器（PFD）采用改进的预充电结构,而电荷泵（CP）采用新型负反馈结构。预分频电路采用扩展的单相时钟逻辑电路构成,它可以工作在较高的频率下,节省了芯片面积和功耗。此外还采用了去除尾电流源等设计方法来降低相位噪声。采用SMIC 0.13μm RF CMOS工艺,在0.8V电源电压下,测得在整个锁定范围内,最差相位噪声为-112.4dBc/Hz@1MHz,其输出频率范围为3.166~3.383GHz。改进的PFD和新型CP功耗仅为0.39mW,占据的芯片面积仅100μm×100μm。芯片总面积为0.63mm2,在0.8V电源电压下功耗仅为6.54mW 。     

一种低压低功耗有源电感

提出了一种低压低功耗有源电感(LVLPAI)。它由新型正跨导器、负跨导器以及电平转换模块构成。其中,电平转换模块与新型正跨导器的输入端和负跨导器的输出端连接,同时,新型正跨导器采用了PMOS晶体管,并将栅极和衬底短接,最终使得有源电感可在低压下工作,且在不同频率下具有低的功耗。基于0.18 μm RF CMOS工艺进行性能验证,并与传统AI进行对比。结果表明,LVLPAI和传统AI比较,在1.5 GHz、2.7 GHz、4.4 GHz这三个频率处分别取得三个电感值3 326 nH、1 403 nH、782 nH的条件下,前者和后者的工作电压分别为0.8 V、1 V、1.2 V和1.5 V、1.6 V和1.7 V,分别下降了46.7%、37.5%、29.4%;功耗分别为0.08 mW、0.25 mW、0.53 mW和0.14 mW、0.31 mW、0.62 mW,分别下降了42.9%、19.4%、14.5%。     

A Sub-Micron CMOS Programmable Charge Pump for Implantable Pacemaker

In pacemaker design the mainconcerns are reliability, functionality,operating life and miniaturization. Afundamental role in miniaturization is dueto the increased circuit integration; hencelow power circuit solutions that can beintegrated in sub-micron CMOS technology arehighly desirable. This work proposes avoltage multiplier suitable for pulse outputgeneration in an implantable pacemaker,implemented in a standard, low-cost CMOS 0.8 m technology. The circuit can operatewithin a supply voltage range of 2.8 V to 2V, corresponding to the voltage capabilityprovided by the single lithium iodine cell,ubiquitously used in pacemaker. Fineprogrammability of the output has beenachieved, thus allowing the choice of theoptimum tradeoff between stimulationefficacy and battery longevity. Moreover theproposed solution takes care of minimizingthe parasitic coupling and disturbancesbetween the charge pump and other blocks inthe system. Finally the measured steady statecurrent consumption is smaller than .