基于流水线技术的可重构体系结构的研究与设计

目前,FPGA动态可重构技术大部分基于常规的SRAM FPGA平台,其主要的应用还停留在静态系统重构.真正意义上的动态重构系统由于其功能的连续性会受到重构时隙的影响,还处于研究阶段.重构时隙是实现动态重构系统的瓶颈问题.利用流水线技术和可重构技术,提出了一种动态可重构体系结构;采用AES算法对其进行仿真验证.结果表明,该结构有效地解决了动态重构系统中的重构时隙问题,可很好地应用到高速可重构体系结构设计中.     

多通道抽取FIR滤波器的FPGA高效实现

针对多频连续波雷达的技术要求,提出了一种基于FPGA的多通道抽取FIR滤波器的高效实现方案。该方案采用滤波器的对称结构、抽取的高效结构、流水线和时分复用技术等对传统的滤波器设计方法进行了改进,并利用Quartus II、Matlab以及ModelSim等软件对该方案进行了仿真验证,最后给出结果比较和性能分析。仿真结果表明该方案在系统速度没有增加的基础上,节省了大量的FPGA资源,易于工程实现。     

X微处理器FPGA仿真的研究与实现

X微处理器是一款具有完全自主知识产权的通用64位高性能微处理器,规模大、复杂度高.结合X微处理器的FPGA仿真,探讨了FPGA仿真验证的技术难点:FPGA的划分、FPGA芯片引脚复用、多片FPGA芯片互连信号传输的完整性问题.提出了基于系统功能和流水线结构的FPGA划分方法与虚拟I/O技术,设计了可重配置的通用FPGA仿真板,解决了用多片FPGA芯片实现X微处理器仿真的难题.     

FPGA阵列芯片的自然统一研究

FPGA是1984年Rose Freeman发明的一种支持OLP计算模式的阵列芯片,实现了非数据并行算法计算的高效性.但是,OLP计算模式是采用VHDL/Verilog等硬件描述语言,通过逻辑设计将算法映射到FPGA阵列芯片上的,应用的抽象层次低,而且FPGA阵列芯片体系结构,与实现数据并行算法计算的GPU系统芯片体系结构是不统一的.为了克服FPGA阵列芯片的这两个缺点,本文研究了能够等效替代OLP计算模式及其FPGA阵列芯片的ILP计算模式及其APU系统芯片,并自然统一了ILP与DLP两种计算模式的系统芯片体系结构.     

利用Altera增强型配置片实现FPGA动态配置

在当今复杂数字电路设计中,大多采用以"嵌入式微控制器 FPGA"为核心的体系结构.提出了一种对现有传统FPGA配置方案硬件电路稍做调整并增加部分软件功能,即可实现FPGA动态配置的方案.该方案的可行性和实用性已在实际系统中得到验证.     

一种提高反熔丝 FPGA 容错能力的新方法

针对反熔丝FPGA中反熔丝单元的开路故障,提出了一种提高反熔丝 FPGA容错能力的新方法．该方法通过对VPR布线算法的改进,在FPGA布线时预留更多的对称布线资源以便在故障发生时用于容错处理．实验结果表明,当FPGA布线资源固定时,该方法在布线阶段有效增加了对称线段的预留量,预留量平均可增加30．4％,最高可达100％;当预留量达到100％时,FPGA的单个反熔丝故障都可以通过容错消除该故障．     

基于小波变换的QRS波检测算法

针对基于小渡变换的心电信号QRS波的检测算法的计算量较大,硬件不易实现的问题,提出一种FPGA的实现方案.首先分析了利用小波变换检测QRS波群的算法,给出硬件实现方案,该算法由小波变换模块和检测模块两个模块实现.然后选取高端FPGA作为硬件处理平台,给出小波变换模块及波形检测模块具体实现结构.最后在Quartus Ⅱ下进行编译和仿真,完成心电信号检测算法的硬件实现.从综合后的资源占有率上可以看出系统充分利用了FPGA内部丰富的资源,从仿真的结果看出在FPGA系统上准确的检测出了QRS波.     

一种体系结构设计与系统仿真的集成方法

体系结构研究在军事综合电子信息系统设计、建设和应用过程中起着十分重要的作用。体系结构研究包括体系结构设计、体系结构验证和体系结构优化等过程。系统仿真是体系结构验证的有效手段。体系结构设计与系统仿真的集成将改变以往体系结构研究过程相互独立的局面,从而大大提高系统体系结构研究的效率。体系结构设计与系统仿真的集成主要通过体系结构模型和系统仿真模型的自动转换来实现。     

基于软件无线电的LFM的设计与实现

软件无线电技术是近年来提出的一种实现无线通信的新的体系结构,它具有很强的灵活性与开放性。采用BOK调制的方法,基于软件无线电来研究线性调频信号的调制解调,在Simulink环境下对该线性调频系统进行建模和仿真,并利用FPGA进行软件仿真验证。     

基于FPGA的直接数字频率合成器设计

本文将FPGA器件和DDS技术相结合,确定了FPGA器件的整体设计方案。笔者利用FPGA器件规模大、设计灵活方便的特点,分析研究了用FPGA器件实现DDS系统的方法,并对其关键技术进行了优化处理,采用流水线结构的相位累加器设计和FPGA内嵌的波形存储器设计,在Quartus II软件中采用基于硬件描述语言（VHDL）的自顶向下的设计方法来完成仿真实验。