毫米波GaAs单片限幅低噪声放大器

设计了一款毫米波GaAs单片限幅低噪声放大器。限幅器采用两级反向并联二极管结构,通过优化限幅器匹配电路,增大了限幅器的耐功率,降低了限幅电路的插损。低噪声放大器为四级级联设计,输入端采用最小噪声匹配,偏置电路增加RC串联谐振电路,减小了噪声,提高了电路稳定性。测试结果表明,该毫米波GaAs单片限幅低噪声放大器在33～37 GHz频带内,增益达到22 dB,增益平坦为±1 dB,输入驻波小于2,输出驻波小于1.5,噪声小于3.0 dB,输出1 dB增益压缩点(P_(1dB))大于5 dBm,可以承受15 W的脉冲输入功率。     

C波段CMOS射频前端电路设计与实现

设计了一款工作在C波段(4.2 GHz)的CMOS射频前端电路,电路包括低噪声放大器和Gilbert型有源双平衡混频器.其中低噪声放大器采用共源和共栅放大器方式,实现了单端输入到差分输出的变换;而混频器的输出端采用电感负载形式.电路采用SMIC 0.18μmRF工艺实现,测试结果表明,混频器的输出频率约为700 MHz,电路的功率增益为24 dB,单边带噪声指数为8 dB,在1.8 V工作电压下,电路总功耗为36 mW.     

用于便携式GPS接收机中的5.4mW低噪声高增益CMOS射频前端电路设计

设计了应用于便携式GPS接收机射频前端中的CMOS低噪声放大器和正交混频器. 该电路中的低噪声放大器采用带源端电感负反馈的输入级,并引入功耗约束下的噪声和输入同时匹配技术. 正交混频器基于吉尔伯特单元. 电路采用TSMC 0.18μm RF CMOS工艺实现,总的电压转换增益为35dB,级联噪声系数为2.4dB,输入1dB压缩点为-22dBm,输入匹配良好,输入回损为-22.3dB, 在1.8V电压供电下,整个全差分电路功耗为5.4mW.     

用于便携式GPS接收机中的5.4mW低噪声高增益CMOS射频前端电路设计

设计了应用于便携式GPS接收机射频前端中的CMOS低噪声放大器和正交混频器.该电路中的低噪声放大器采用带源端电感负反馈的输入级,并引入功耗约束下的噪声和输入同时匹配技术.正交混频器基于吉尔伯特单元.电路采用TSMC 0.18μm RFCMOS工艺实现,总的电压转换增益为35dB,级联噪声系数为2.4dB,输入ldB压缩点为-22dBm,输入匹配良好,输入回损为-22.3dB,在1.8V电压供电下,整个全差分电路功耗为5.4mW.     

双频段低噪声放大器的设计

适应多标准移动通信终端的迅速发展,设计了能够在800 MHz和1.8 GHz两个不同频段独立工作的低噪声放大器.放大器使用噪声性能优良的SiGeHBT管子,采用Cascode结构减小Miller电容的影响,发射极串联电感消除放大器输入端噪声系数和功率匹配的耦合,输入匹配电路采用单通道串并联LC电路,计算串并联电感和电容值,可以在两个工作频点发生谐振.输出端通过调整负载阻抗到50Ω,采用简单的电路实现功率输出.ADS的仿真结果表明,本文设计的低噪声放大器在800MHz和1.8 GHz两个工作频段的S21分别达到了24.3 dB和21.3 dB,S11均达到了-13 dB,S22均在-27dB以下,两个频段的噪声系数分别为3.3 dB和2.0 dB.     

基于噪声抵消技术的低功耗C频段差分低噪声放大器

设计了一款"基于噪声抵消技术的低功耗C频段的差分低噪声放大器。该放大器由输入级、放大级以及输出缓冲级3个模块构成,其中输入级采用电容交叉耦合的差分对与直接交叉耦合结构差分对级联,实现输入匹配及噪声抵消;放大级采用具有电阻-电感并联反馈的电流复用结构来获得高的增益、良好的增益平坦性及低的功耗;输出缓冲级采用源跟随器结构,实现良好的输出匹配。基于TSMC 0.18μm CMOS工艺库,验证表明在C频段,放大器的增益为20.4设计了一款??基于噪声抵消技术的低功耗C频段的差分低噪声放大器。该放大器由输入级、放大级以及输出缓冲级3个模块构成,其中输入级采用电容交叉耦合的差分对与直接交叉耦合结构差分对级联,实现输入匹配及噪声抵消;放大级采用具有电阻-电感并联反馈的电流复用结构来获得高的增益、良好的增益平坦性及低的功耗;输出缓冲级采用源跟随器结构,实现良好的输出匹配。基于TSMC 0.18 μm CMOS工艺库,验证表明在C频段,放大器的增益为20.4??0.5 dB,噪声系数介于2.3~2.4 dB之间,输入和输出的回波损耗均优于-11 dB,稳定因子恒大于1,在6.5 GHz下,1 dB压缩点为-16.6 dBm,IIP3为-7 dBm,在2.5 V电压下,电路功耗仅为6.75 mW。     

采用噪声抵消技术的宽带SiGe HBT 低噪声放大器设计

宽带低噪声放大器的输入匹配需要兼顾阻抗匹配和噪声匹配.通常,这两个指标是耦合在一起的.现有的宽带匹配技术需要反复协调电路参数,在阻抗匹配和噪声匹配之间折衷,给设计增大了难度.提出一种噪声抵消技术,通过两条并联的等增益支路,在输出端消除了输入匹配网络引入的噪声,实现阻抗匹配和噪声匹配的去耦.基于Jazz 0.35 μm SiGe工艺,设计了一款采用该噪声抵消技术的宽带低噪声放大器.放大器的工作带宽为0.8-2.4 GHz,增益在 16 dB以上,噪声系数小于3.25 dB, S11在-17 dB以下.     

低电压低功耗宽带CMOS低噪声放大器的设计

设计了一种应用于宽带(0.8～3.0GHz)接收机的低电压低功耗低噪声放大器。该放大器以折叠的共源共栅结构为基础,采用噪声抵消结构,通过两条并联的等增益支路来抵消匹配器件在输出端所产生的噪声,实现输入阻抗匹配和噪声优化。电路采用0.18μm CMOS工艺,利用Cadence软件进行设计和仿真。结果表明,该低噪声放大器在0.8～3.0GHz带宽范围内噪声系数(NF)小于3.2dB,电压增益(S21)在17.6～18.5dB之间,S11小于-12dB,S22小于-20dB,在0.8V电源电压下,功耗为9.7mW,版图面积为0.18mm2。     

2～4GHz MMIC低噪声放大器

采用中国电子科技集团公司第十三研究所的GaAs PHEMT低噪声工艺,设计了一款2~4 GHz微波单片集成电路低噪声放大器(MMIC LNA)。该低噪声放大器采用两级级联的电路结构,第一级折中考虑了低噪声放大器的最佳噪声和最大增益,采用源极串联负反馈和输入匹配电路,实现噪声匹配和输入匹配。第二级采用串联、并联负反馈,提高电路的增益平坦度和稳定性。每一级采用自偏电路设计,实现单电源供电。MMIC芯片测试结果为:工作频率为2~4 GHz,噪声系数小于1.0 dB,增益大于27.5 dB,1 dB压缩点输出功率大于18 dBm,输入、输出回波损耗小于-10 dB,芯片面积为2.2 mm×1.2 mm。     

用于5.8G网络的高增益低噪声放大器设计

设计了一款适用于5.8G网络的高增益低噪声放大器,采用两级低噪声放大器级联的形式提高放大器的增益参数,进行了放大器输入端、输出端和级间阻抗匹配。采用ATF-551M4作为核心器件,使用ADS软件实现放大器直流偏置电路设计、稳定性设计及阻抗匹配电路设计,并且进行了两级低噪声放大器的联合仿真以及PCB版图设计。测试结果表明在5.725～5.825 GHz的工作频率范围内,低噪声放大器的噪声系数小于1.1 dB,增益大于20 dB,输入输出回波损耗小于-10 dB。