基于STEL-2000A的基带扩频系统的设计

针对无线通信系统抗干扰性差、抗多径性能弱的缺点,设计了一个抗干扰性强的的高速基带扩频收发系统.该系统以专用扩频芯片STEL-2000A为核心,以EP3C10E芯片为外围控制芯片,辅以高速A/D、D/A芯片,从而实现了系统功能.首先给出了系统总体原理图,并对硬件设计部分进行详细的讨论,其次,在软件设计部分给出了算法总体设...     

一种基于STEL-2000A的扩频数据链的实现

介绍STEL-2000A和PIC系列MCU实现一种灵活的全双工扩频数据链。文章包括硬件设计和软件设计两部分,硬件部分着重论述STEL-2000A的接121设计,软件部分着重论述PICMCU对STEL-2000A初始化和通信编程。     

STEL-2000A 芯片在一种专用扩频通信系统中的应用

介绍使用STEL－2000A芯片设计一种工作在902－928MHz频率范围，适合多种环境，体积较小的扩频通信系统。着重介绍应用该芯片的专用扩频系统的一些性能指标。     

高压线上实现电力系统扩频通信

通信是电力系统的重要组成部分，电力通信在协调电力系统发、送、变、配、用电等组成部分的联合运转及保证电网安全、经济、稳定、可靠地运行方面发挥了应有的作用，并有力地保障了电力生产、基建、电力调度、继电保护、安全自动装置、远动、计算机通信、电网调度自动化等通信需要。现在电力通信向着综合数据通信为主的方向发展，通信媒体又增加了光纤和卫星数字通信，但高压电力线载波通信在整个电力线通信网中仍占到12％的比重。     

高性能DSSS芯片STEL-2000A在无线局域网直接序列扩频中的应用

本文介绍了一种新型、实用、多功能DSSS芯片SETL-2000A。在分析了该芯片的工作原理及功能特性后,提出了将其应用到无线局域网直接序列扩频中的具体方案。     

用STEL-2000A实现直接序列扩频收发系统

本文介绍了全数字式直接序列扩频芯片STEL－2000A的主要性能和用法,并以STEL－2000A为核心,辅以若干外围器件,构成了一个可用于野战信息传输的扩频收发系统。     

CDMA2000系统中前向链路卷积编码器的FPGA实现

为了缩短卷积编码器设计周期,使硬件设计更具灵活性,在介绍卷积编码器原理的基础上,论述了一种基于可编程逻辑器件,采用模块化设计方法,利用VHDL硬件描述语言实现CDMA2000系统前向链路卷积编码器的方法,给出了在QuartusⅡ软件下的仿真结果,并在FPGA器件上验证实现。仿真和实验都证明了这种方法的可行性和正确性。     

扩频通信接收机关键技术的FPGA实现

扩频伪码的捕获与跟踪是扩频通信接收机的关键技术,其实现十分复杂并且需要大量的软/硬件资源。为了实现接收机的小型化、降低功耗、提高系统的性能和可靠性,提出了采用FPCA实现扩频伪码的捕获与跟踪及其他关键技术,在FPCA上集成数字下变频、载波振荡器、匹配滤波器、伪码发生器、载波跟踪环、伪码跟踪环和解扩共7个模块。详细讨论了各模块的设计方案,并对扩频伪码的捕获进行了仿真,仿真结果证明了设计方案是正确的。     

CDMA2000基带信号发生器的FPGA+DSP实现

提出了基带信号发生器中CDMA2000无线传输技术的下行链路基带处理方案，给出了其数字基带处理原理框图，并详细介绍了设计过程中涉及的各种CDMA关键技术及其软硬件实施方案。     

直接扩频通信同步系统的FPGA设计与实现

对直接扩频通信同步系统进行了研究,使用PN码作为扩频序列,利用其良好的自相关性,提出一种新式的滑动相关法使收发端同步,并给出该系统的FPGA实现方法。利用ISE10．1开发软件仿真验证,证明此方法可以提高运算速度,减少捕获时间。     

一种扩频通信调制器的FPGA设计与仿真

本文首先介绍了 FPGA的设计思想及流程,然后以一种扩频通信调制器为例,描述了如何实现自顶向下的设计,并重点分析了PN码产生器模块的设计及仿真过程     

Tracking performance of digital chip synchronisation algorithms for bandlimited direct-sequence spread-spectrum communication

Chip synchronisation for direct-sequence spread-spectrum communication with bandlimited instead of rectangular chip pulses is investigated and described. The tracking error variances of several coherent and noncoherent digitally implementable chip synchronisation algorithms are evaluated and compared.<>     

A digital chip timing recovery loop for band-limiteddirect-sequence spread-spectrum signals

Migration towards a full-digital implementation of modems is currently one of the main trends in transmission systems design. The authors describe a noncoherent all-digital delay lock loop (DDLL) suited for chip timing synchronization in band-limited direct sequence spread spectrum (DS/SS) systems, and they thoroughly analyze its performance. The key features of this novel scheme are represented by its low-complexity processing section together with its good tracking capability. Analytical expressions for the DDLL S-curve and steady-state timing jitter are derived and confirmed by a time-domain computer simulation. Furthermore, the Mean Time to Lose Lock (MTLL) of the loop is evaluated and some numerical results are reported. The proposed chip timing synchronization scheme reveals also an improved tracking performance when compared to the traditional analog DLL for rectangular chip DS/SS signals     

基于nRF905的无线通信的设计与实现

针对采用芯片nRF905的LED屏无线通信,分别给出了上位机和下位机的系统框图,分析了系统的功耗,比较了无线模块和串口通信的通信速率,验证了系统的可行性,设计了串口通信协议,为保证数据质量,设计了数据通信协议,针对串口数据的nRF905分包转发,设计了无线芯片通信协议,例举了状态机的5种状态,介绍了状态间的转换条件,巧妙地编程设计了通信数据的定时器检查,论述了基于状态机的嵌入式单片机软件编程。     

基于FPGA的ETC通信芯片验证平台的设计

为了降低ETC（Electronic Toll Collection,电子不停车收费）通信芯片的开发成本和周期,设计了一款基于FPGA的ETC通信芯片的验证平台,并分析了ETC通信系统的数据帧格式,系统组成单元,给出了本次设计构建的硬件平台和软件流程.基于该平台的ETC通信芯片LX5811A验证过程说明该平台具有较强的通用性、可重用性和可配置性,缩短了芯片的开发周期.该平台已成功应用于ETC通信系列芯片开发的设计流程中.     

Computer-aided design of a BPSK spread-spectrum chip set

The design of a binary-phase shift-keyed (BPSK) spread-spectrum chip set with an integrated CAD environment called VANDA is described. VANDA uses the functional compiler concept to integrate system and physical designs, thus allowing complex high-performance integrated circuit chips to be implemented easily. Three functional compilers have been designed and implemented for the design of a spread-spectrum transceiver: a pseudonoise (PN) generator compiler, a direct digital frequency synthesizer (DDFS) compiler, and a Costas loop compiler. Three test chips for a BPSK digital intermediate frequency (IF) spread-spectrum system generated by these compilers have been fabricated and tested. Details of each of the functional compilers and the test chips are described. In addition, the measurement results for digital IF transceiver test boards constructed using these chips are presented     

基于FPGA的数字通信实训平台的设计与实现

本实训平台着眼于提升高职层次学生的职业能力,围绕典型的数字通信系统模型,设计了扩展性强、可测性好的FPGA核心板,并开发了多个配套的功能模块.凭借着FPGA强大的硬件可编程能力,创设了分层递进的实验模式.学生通过逐步深入的实验项目,牢牢掌握数字通信系统构成的基本要素,同时初步掌握实现现代通信产品的典型技术手段.