一种高增益带宽CMOS全差分运算放大器的设计

介绍了一种采用折叠式共源共栅结构的高增益带宽全差分运算放大器的设计和实现,详细讨论了折叠式共源共栅放大器的电路结构、共源共栅偏置电路,以及开关电容共模反馈电路(SCCMFB).电路的设计基于CSMC 0.5μm DPTM 5V混合信号工艺.仿真结果表明,该电路在5V电源电压下具有64 dB直流开环增益、155 MHz单位增益带宽.通过在一款ADC电路中流片验证,该放大器达到设计指标要求.     

一款高性能共源共栅运算放大器设计

基于CSMC 0.5μm标准CMOS工艺,采用复用型折叠式共源共栅结构,设计一种折叠式共源共栅运算放大器。该电路在5V电源电压下驱动5pF负载电容,采用Cadence公司的模拟仿真工具Spectre对电路进行仿真。结果表明,电路开环增益达到了71.7dB,单位增益带宽为52.79MHz,开环相位裕度为60.45°。     

一种高增益带宽积高摆率运算跨导放大器

运算放大器(OTA)是模拟和混合信号集成电路中重要的构成模块，在各类电路中有着广泛的应用，人们希望运算放大器能以低电源电压运行的同时保持高增益带宽积，这就对运算放大器的性能提出了一定的要求，对此，基于折叠式共源共栅结构提出了一种高增益带宽积高摆率的运算跨导放大器。该OTA基于0.18μm CMOS工艺设计，电路主要包含自适应偏置电路、反馈回路、折叠式共源共栅运算放大器等模块，利用自适应偏置电路代替差分输入对的尾电流源，提升动态电流和增益带宽积，通过反馈回路进一步提升电路性能。利用Cadence软件对电路进行仿真，仿真结果表明，在其他指标变化不大的前提下，该运放的增益带宽积和摆率相较于传统的折叠式共源共栅结构分别约提升了9倍和10倍。     

适用于高阶Sigma Delta调制器的全差分运算放大器的设计

比较了套筒式共源共栅、折叠式共源共栅和两级AB类输出的三种运算放大器结构,提出了一种可用于前馈型高阶Sigma Delta调制器的全差分跨导运算放大器.采用SIMC 0.18 μmCMOS工艺,完成了含共模反馈电路的两级AB类输出的跨导运算放大器的设计.利用Cadence/Spectre仿真器进行仿真,结果表明放大器的直流增益为62.19dB,单位增益带宽为205.56 MHz,相位裕度为70.81°,功耗仅为0.42 mW,适合于低压低功耗Sigma Delta调制器的应用.     

适用于高阶∑△调制器的全差分运算放大器的设计

比较了增益自举式共源共栅、折叠式共源共栅和套筒式A／A类三种常用的运算放大器结构．提出了一种可用于各种高阶∑△调制器的全差分运算放大器。采用SIMC0．35μm标准CMOS工艺．完成了含共模反馈电路的全差分套筒式运算跨导放大器的设计。仿真结果表明放大器的直流增益为84．5dB,单位增益带宽为199MHz,相位裕度为51°,电路工作可靠,性能优良。     

一种用于采保电路的宽带高增益放大器的设计

分析了跨导运算放大器的电路结构,采用两级放大电路,考虑到全差分结构中要使用共模反馈,用共源共基和共源共栅电路来实现电路的设计.同时对部分性能指标进行了优化,其中包括增益非线性引入的误差和不完全建立误差.设计了一种宽带高增益跨导放大器,利用0.35 μm Bi CMOS工艺条件下,Spectre仿真得到运算放大器的开环增益大于60 dB,单位增益带宽可达2.1 GHz,输出摆幅能达到1.5 V.     

改进型折叠式共源共栅运算放大器电路的设计

在套筒式共源共栅、折叠式共源共栅运放中,折叠式共源共栅运算放大器凭借较大的输出摆幅和偏置电压的较低等优点而得到广泛运用。但是,折叠式的这些优势是以牺牲较大的功耗、较低的电流利用率而换取的。本文以提高电流利用率为着手点设计了一种改进的折叠式共源共栅运算放大器,在相同的电压和负载下改进的折叠式共源共栅运算放大器能显著提升跨导、压摆率和噪声性能。仿真结果表明在相同功耗和面积的条件下,改进的折叠式共源共栅运算放大器的单位增益带宽和压摆率是折叠式共源共栅运放的3倍。     

低电压高增益带宽CMOS折叠式共源共栅运算放大器设计

本文基于SIMC 0．18μm CMOS工艺模型参数,设计了一种低电压高单位增益带宽CMOS折叠式共源共栅运算放大器。该电路具有相对高的单位增益带宽,并具有开关电容共模反馈电路（CMFB）稳定性好、对运放频率特性影响小的优点,Hspice仿真结果表明,在1．8V电压下,运算放大器的直流开环增益为62．1dB,单位增益带宽达到920MHz。     

用于高速高分辨率ADC的CMOS全差分运算放大器的设计

高性能全差分折叠式共源共栅型跨导运算放大器采用 12 位精度,60 MHz采样速率的模数转换器芯片,采用0.35μm CMOS工艺,工作在3.3 V电源电压下。电路模拟结果表明,基于其独特的增益倍增结构,该运算放大器直流增益达到94.4 dB,驱动2 pF负载时,相位裕度为62°,单位增益带宽达到260 MHz,电路功耗为27 mW。     

一种低电压CMOS折叠-共源共栅跨导运算放大器的设计

设计了一种全差分折叠-共源共栅跨导运算放大器,并将其应用于80 MHz开关电容带通Δ-Σ A/D转换器中.该跨导运算放大器采用0.35 μm CMOS N阱工艺实现,工作于2.5 V电源电压.模拟结果表明,该电路的动态范围为80 dB、直流增益63.4 dB、单位增益带宽424 MHz;在最大输出摆幅、建立精度为0.1%时,建立时间为7.5 ns,而功耗仅为7.5 mW.