共查询到19条相似文献,搜索用时 78 毫秒
1.
2.
为了在嵌入式系统设计中实现对SDRAM存储器的访问,提出了一种基于AMBA-AHB总线规范的SDRAM控制器设计方案。首先简要介绍了AMBA总线规范,然后在完成整个存储控制器的整体框架设计的基础上给出了SDRAM控制器的实现原理以及详细的子模块划分。整个控制器的设计已用Verilog HDL语言实现并通过了Modelsim仿真和FPGA验证。仿真结果表明所设计的控制器符合SDRAM内部指令操作,并且满足了严格的时序要求。 相似文献
3.
4.
5.
系统芯片面临的重大挑战在于设计之初对软硬件进行划分,并对系统的性能评估。针对这一挑战,阐述在ARM指令集模拟器基础上扩展片上总线(AMBA)模型、SDRAM控制器模型和SDRAM模型。实验结果显示,对MPEG4解码算法进行软硬件划分,采用模型可以准确地评估MPEG 4解码系统的性能和功耗。 相似文献
6.
7.
8.
文章介绍了一种基于FPGA的TFT-LCD显示控制器的设计和实现方法.通过增加片外显示存储器,由FPGA产生TFT-LCD所需的控制时序并完成总线仲裁逻辑,实现CPU和LCD模块对显示存储器的共享访问,有效的降低了CPU的负荷.该方案可灵活配置LCD时序和总线仲裁策略,以适应不同场合的TFT-LCD显示驱动需求,具有较高的实用价值.文中简单介绍了基于该方法的设计思路,并给出了一个驱动3.5寸16位(65536色)320×240 TFT-LCD显示屏的实例. 相似文献
9.
10.
通过分析ISO/IEC 7816-3传输协议,设计该符合协议标准的接触式智能卡控制器,实现对字符传输和块传输这两种不同传输方式的智能卡的支持。该控制器集成于基于AMBA总线的Garfield系列芯片SEP4020中,采用硬件描述语言(verilog)实现。利用EDA工具VCS,Design Compiler对该控制器进行仿真、综合。设计采用Altera公司的FPGA进行验证,并采用SMIC 0.18μm工艺流片成功。在阐述该控制器设计原理的基础上,进行模块划分和具体设计,最后给出仿真、综合和FPGA验证结果。 相似文献
11.
12.
13.
基于AMBA总线的DDR2 SDRAM控制器研究与实现 总被引:5,自引:2,他引:5
随着大规模集成电路和高速、低功耗、高密度存贮技术的发展,DDR存贮器业已成为PC内存的主流技术.作为第二代DDR存贮器DDR2预取位数是普通DDR的两倍.因此DDR2 SDRAM将取代DDR SDRAM的主流地位.本文对DDR2存贮技术进行了探讨,并讨论了DDR2 SDRAM和DDR SDRAM的区别以及设计时应注意的问题,设计了一个基于AMBA总线的DDR2 SDRAM控制器并提出了一种数据顺序预读取机制,使得DDR2 SDRAM的访问效率大大提高. 相似文献
14.
15.
16.
17.
基于FPGA的通用液晶显示控制器的设计和实现 总被引:4,自引:3,他引:1
基于FPGA研究了液晶显示的驱动方法,参照液晶显示的逻辑和时序标准设计了可选择分辨率的通用液晶驱动,用Verilog硬件描述语言编写了通用液晶显示驱动控制器,可以实现不同分辨率的清晰动态显示,在不需要修改核心代码的情况下,普遍适用于多种分辨率图像切换显示。经实验验证,该通用液晶显示控制器占用资源少,能够满足液晶显示时序控制的要求;通用性好,可移植性强,在系统外扩高速存储设备后即可作为嵌入式系统的一部分驱动标准高分辨率液晶显示器。 相似文献
18.
基于FPGA的TFT-LCD控制器的设计和实现 总被引:2,自引:2,他引:0
在Verilog HDL设计的行、场扫描时序基础上,设计并实现了基于FPGA的TFT-LCD控制器。该控制器在修改行、场扫描时序后可以驱动不同分辨率的TFT-LCD,具有很好的移植性。 相似文献
19.
设计了一种兼容AMBA2.0AHB总线的实时高效存储管理IP——静态存储管理IP.与虚拟存储管理技术相比,IP可以为实时系统芯片的高实时性提供良好的保障,它完成一次存储器访问最多需要2个时钟延时,最少可以达到0延时传输.同时它具有结构简单、可支持8个64M的静态存储器、可编程控制以及进行不同数据宽度的Burst传输等特点.设计采用结构完全并行、时序完全同步的状态机设计思想,采用SIMC.18工艺进行流片,系统芯片整体面积为5mm×3.5mm,测试结果与设计目标基本一致. 相似文献