VDMOSFET特征导通电阻的数学模型

对六角形单胞VDMOSFET的特征导通电阻建立了一种新的数学模型一等效截面模型。给出了特征导通电阻与器件的横向、纵向结构参数的关系，并将计算结果与常规模型和实际测量值进行了比较，与实验结果符合得很好。     

全离子注入高压低导通电阻VDMOSFET设计及研制

本文论述了全离于注入高压低导通电阻VDMSFET的设计思想及制造工艺。详细分析了管芯制造过程中离子注入的杂质浓度和分布曲线,以及离子注入所带来的问题及处理方法,并且介绍了几种隔离介质的实验结果。     

低阻VDMOSFET的优化设计与制造

文章对9926型双N沟增强型VDMOSFET进行了结构和版图的优化设计。给出了该器件的纵横向结构参数,材料的物理参数和版图总体结构。单胞结构的优化设计使单胞密度达到204万个/cm2,比国际市场现有产品的单胞密度(156万个/cm2)提高了30%。这种设计采用浅n+注入工艺可使器件生产成本下降31%。最后对研制结果进行了分析讨论。     

HSSR—8400／8060低导通电阻固体继电器原理及应用

众所周知，与电磁机械继电器相比，固体继电器有其独特的优点：不受磁场干扰，不产生磁场干扰；导通／断开时无机械跳动，无电弧，无噪声，开关次数不受限制，寿命长；体积小，安装方便。但固体继电器也有其自身的问题：导通电阻，导通时间，能够承受的最大输出电流，能够允许的最大信号频率等。本文将通过美国ＨＰ公司固体继电器ＨＳＳＲ－８０６０／８４００来介绍固体继电器的主要特点，驱动电路及应用电路。     

VDMOS的导通电阻模型

导通电阻是衡量VDMOS器件性能的重要参数之一,是高开关效率,低功耗VDMOS器件的主要设计指标.从VDMOS器件物理结构出发,利用半导体基本物理方程,如泊松方程,提出了一种建立精确导通电阻模型的方法.采用弧形边界对颈区电阻进行建模;通过考察载流子运动规律,求解泊松方程,结合器件结构与边界条件建立外延层模型.该方法物理概念清晰,规避了经验参数,考虑了器件结构参数对导通电阻的影响.该模型与MEDICI模拟结果相比较有良好的一致性.     

条形栅VUMOSFET特征导通电阻的物理模型

以低压条形VUMOSFET单胞为例,系统分析VUMOSFET特征导通电阻(R_(on))的各个构成部分.重点定性分析了特征导通电阻与器件的横向和纵向结构参数的关系.通过分析和仿真计算,得出条形VUMOSFET单胞设计的优化原则,并给出具体解析表达式.     

集成电路中MOS管导通电阻测量方法

MOS管是一种常见的半导体功率器件,随着半导体产业的不断发展和进步,MOS管的各方面性能也得到大幅度的提高,被广泛应用于开关电源、节能灯、电源转换和电源控制等领域。在功率电路中,MOS作为一种多子功率开关器件,其导通电阻是至关重要的参数之一,会影响到应用电路的稳定性和功耗。因此在集成电路测试中对于MOS管导通电阻的精确测量显得尤为重要。对于MOS管导通电阻的测量做了详细分析,并介绍了两种可以准确测量MOS管导通电阻的方法。     

一种提高Power VDMOSFET栅电荷性能的新结构

文章提出一种减小VDMOSFET栅电荷（Qg）的新结构，通过二维数值模拟：相对于常规VDMOSFET，该结构将栅电荷降低42．93％，器件优值（FOM=Qg＊Ron）降低37．05％。我们分析了新结构的主要特性，并与常规VD-MOSFET进行了比较和参数优化分析。     

接地导通电阻校准方法的研究

介绍了一种接地导通电阻的校准方法,它可以解决大电流下对接地导通电阻器具的校准问题。使用该方法．此类校准值的校准不确定度可以达到0．1％-0．05％,满足对高准确度接地导通电阻器具的校准,检定要求。     

低压VDMOSFET元胞尺寸设计

VDMOSFET的一个重要设计目标就是要在单位面积得到最小的导通电阻。理论分析了多晶硅栅长度LP和窗口扩散区长度LW对VDMOSFET特征电阻的影响,并通过大量计算得到了最小特征电阻时窗口扩散区长度LW的取值方法和多晶硅栅长度LP的取值范围。     

PDP扫描驱动芯片中高压VDMOS器件的设计

PDP扫描驱动芯片完成高低压转换和功率输出,要求器件耐压170v.本文基于BCD工艺,提出了高压器件VDMOS的结构,采用了不附加工艺的场板和场限环两种终端结构提高器件耐压,并利用器件模拟软件MEDICI进行了仿真验证,得到了优化的器件结构参数.     

一种改善VDMOSFET高频性能新结构的分析与研究

栅电荷是低压功率MOSFETs开关性能的一项很重要的参数。器件优值（Ron＊Qg）是常用来量化开关性能的指标。文中对传统结构和新结构的栅电荷特性进行了二维数值模拟,并推导出可用于计算栅电荷的解析模型。仿真结果表明新结构相对于常规结构,栅电荷降低42．93％,器件优值降低37．05％。最后对新结构进行了参数优化。     

一种计算集成VDMOS管导通电阻的3D解析模型

功率集成电路要在同一块芯片上集成功率器件和低压电路。由于集成VDMOS器件的漏极也要从芯片表面引出,与常规的VDMOS器件相比其导通电阻计算有很大的差别。文中针对三维立体结构中器件的源胞个数和排列以及芯片表面漏极布局的不同,给出了一种新的3D解析模型,可有效地计算集成VDMOS的导通电阻值,并可预测限定面积下达到最小有效导通电阻值所需要的源胞个数和排列布局。     

高压功率VDMOSFET的设计与研制

按照功率VDMOSFET正向设计的思路,选取（100）晶向的衬底硅片,采用多晶硅栅自对准工艺,结合MEDICI器件仿真和SUPREM-4工艺仿真软件,提取参数结果,并最终完成工艺产品试制,达到了500 V/8 A高压、大电流VDMOSFET的设计与研制要求。结果证明,通过计算机模拟仿真,架起了理论分析与实际产品试制之间的桥梁。相对于原来小批量投片、反复试制的方法,不仅节约了时间,降低了研制成本,而且模拟结果与实际试制结果之间能够较好地吻合。针对传统结终端结构的弊端,提出了一种新型结终端结构,大大提高了产品的击穿电压和可靠性。     

ESD保护栅结构20V N沟道沟槽VDMOSFET设计

文章主要研究了低压ESD保护栅型沟槽VDMOSFET的设计制造方法.首先简要分析了沟槽VDMOSFET的结构、工作原理以及ESD保护结构的理论实现.基于20V N沟道设计的主要参数指标,给出了具体的外延规格、终端结构、版图、工艺流程等主要设计点.在流片的分片单中对沟槽深度、栅氧厚度、P-阱注入剂量以及ESD-poly注...     

一种900V超结VDMOSFET器件的设计与仿真

功率MOSFET在现代电子工业中已经得到了广泛的运用,然而在高压功率MOSFET器件中,如何平衡功率MOSFET的击穿电压与导通电阻的冲突一直是研究热点。结合超结理论和传统功率VDMOSFET的生产工艺设计了一款高压超结VDMOSFET器件,运用半导体器件仿真软件对器件结构进行优化,得到P柱区和N柱区掺杂浓度和厚度的最优值和工艺参数。仿真结果表明,设计的超结VDMOSFET器件击穿电压和导通电阻分别为946 V和0.83Ω,很好地平衡了功率MOSFET击穿电压与导通电阻的冲突。