低插损高频SAW滤波器的研究

采用单层膜、梯形结构基于128°YX-LiNbO₃材料研究了Al电极厚度、叉指占空比、反射栅周期、拓扑结构对插损、带外抑制和矩形度的影响。为了降低带内波动和插入损耗,该文设计了一种叉指换能器(IDT)型反射栅结构,该结构对采取优化措施前后谐振器的带内最大尖峰损耗分别降低了8.84%和0.55%。最后采用此反射栅结构设计了一款低插损高频声表面波(SAW)滤波器,有限元仿真结果表明,该滤波器的中心频率为2.520 5 GHz,插入损耗为-0.502 12 dB,带外抑制大于30 dB,-3 dB损耗带宽大于98 MHz。     

低插损窄带TCSAW滤波器的设计与研制

为了减小窄带滤波器的插入损耗,在梯形拓扑的基础上引入并联电容,提出了一种并联电容型梯形拓扑。利用并联电容大幅度改变反谐振点频率的特点,以牺牲较小插入损耗的代价来缩小带宽。通过谐振器设计与进化算法寻优,成功研制出一款基于SiO₂/Cu/127°YX-LiNbO₃ 结构的低插损窄带温补型声表面波(TCSAW)滤波器。实验结果表明,滤波器的中心频率为1 514 MHz,相对带宽为0.46%,带内插入损耗仅1.45 dB,过渡带20 MHz带外抑制滚降到24 dB,远带带外抑制大于30 dB,WiFi频段抑制高达48 dB,频率温度系数TCF 为-20×10^-6/℃,器件尺寸为1.1 mm×0.9 mm。     

基于圆头谐振器的低插损带通滤波器设计

针对插入损耗高和选择性低等问题,提出了一种具有圆形开路终端的新型谐振器拓扑结构。该结构将传统的U型发夹滤波器改成V型,在V型结构的终端引入圆形开路谐振器,并在开路枝节短截线上过孔。基于新型谐振器结构设计了一款尺寸为42.9 mm×36.54 mm (0.35λ_g×0.3λ_g)的带通滤波器。该滤波器具有插入损耗低、通带可控和远端优良等优点,并且采用新型谐振器之间的交叉耦合,在近端1 GHz附近产生一个传输零点,有效优化了阻带抑制和带通滤波器的选择性。仿真结果表明,带通滤波器的中心频率为1.7 GHz, 3 dB的相对带宽为20%,最大回波损耗优于30 dB,最小插入损耗为0.20 dB,左边的带外抑制在50 dB以下,右边的带外抑制优于20 dB。实物测试结果与仿真结果基本一致,整体性能偏好,证明了该结构的可行性。     

低插损窄带型10.7MHz压电陶瓷滤波器的研制

介绍了低插损窄带型10.7 MHz压电陶瓷滤波器的一种设计制作方法。结合压电陶瓷能陷模理论,通过对滤波器分割电极设计和制造工艺控制技术的研究,强调了工艺控制的重要性。产品达到日本村田同类产品水平,对国产化窄带型10.7 MHz压电陶瓷滤波器的研发和生产具有十分重要的意义。认为选用高Qm值压电陶瓷材料、分割电极和耦合电容的设计、焊接和点蜡工艺的控制等是研制低插损窄带型10.7 MHz压电陶瓷滤波器的重点。     

低插损同轴型微波介质滤波器的设计

1/4波长同轴谐振器构成的微波介质带通滤波器,具有三个谐振孔、二个耦合孔,谐振器间通过耦合孔相互耦合,材料采用高介电常数微波陶瓷,器件表面涂覆金属电极。讨论了耦合孔半径对滤波器技术指标(中心频率f_0、3dB带宽B、插入损耗L_0、阻带抑制L_A等)的影响,然后根据给定的滤波器技术指标确定了滤波器的类型、结构、级数及尺寸,最后进行了仿真验证,得到了低损耗的带通滤波器。     

基于DDS内插PLL的设计分析

对目前常用的几种频率合成方式进行了简单介绍,阐述了直接频率合成、间接锁相环合成(PLL)以及DDS与PLL相结合的多种频率合成方式的优缺点,并着重讨论了DDS内插PLL的频率合成方法。详细阐述和分析了DDS内插PLL频率合成方式的实现方案及关键技术。针对DDS固有杂散讨论了DDS滤波器的设计并得出指导性结论。给出应用于实际电路的测试结果,证实了文中分析的正确性和实用性。     

基于巴特沃斯低通滤波器的毫米波宽带低插损限幅器研究

基于巴特沃斯（最大平坦型）低通滤波器模型,研究了毫米波限幅器在小信号时的等效电路．结合限幅电路电磁场仿真模型,分析限幅二极管物理模型的寄生参数和键合金丝电感,提取相应的S参数,以设计限幅器的阻抗匹配网络,研制出了Ka波段全频段低插损限幅器．在26～40GHz ,测得限幅器小信号插损小于4.3dB ,最小插损2.2dB ,驻波比小于1.95∶1;当输入的连续波功率为0.5W时,限幅输出功率小于10.5dBm;整个限幅器尺寸为20×12×6mm3,限幅器性能达到国外同类产品水平．     

基于纵漏表面波的高频声表面波谐振器研究

移动通信网络的发展使得声表面波（Surface Acoustic Wave,SAW）滤波需要更高的频率和更大的带宽。更高的频率使得传统瑞利波（Rayleigh SAW,RSAW）器件需要更小尺寸,带来制造技术的难题。因此,采用更高波速的纵漏表面波（Longitudinal Leaky SAW,LLSAW）进行高频SAW滤波器的设计。实验表明,相同条件下,LLSAW模式获得达RSAW模式1.8倍的频率,同时也有更高的带宽。还研究了改变质量负载的电极金属化率与厚度对器件工作频率和带宽的影响,结果表明电极金属化率和厚度的增加会降低中心频率,但金属化率过小也会使中心频率下降。同时带宽会受金属化率的影响,而几乎不随电极厚度变化。     

漏源间距对AlGaN/GaN HEMT器件特性的影响

采用相同的欧姆接触,栅长为100 nm的T型栅以及50 nm的氮化硅(SiN)表面钝化等器件工艺,制备了漏源间距分别为2和3μm的AlGaN/GaN高电子迁移率场效应晶体管(HEMT).研究发现,当漏源间距从2μm增加至3μm后,器件的直流特性略有下降,如在Vgs为1V下的饱和电流密度从1.4 A/mm下降至1.3 A/mm.此外,器件的射频特性也略有下降,电流增益截止频率(fT)从121 GHz降至116 GHz,最大振荡频率(fmax)从201 GHz下降至189 GHz.然而,器件的击穿特性却有显著提升,击穿电压从44 V提升至87 V.在实际器件设计制备过程中可考虑适当增加漏源间距,在保持直流和射频特性的前提下,提升器件的击穿特性.     

带反射栅结构的RSPUDT声表面波滤波器设计

一般的谐振型单相单向换能器(RSPUDT)滤波器结构由两个换能器组成,声波在两个换能器之间形成谐振。在换能器间加入反射栅后,由于中间反射栅的作用,增加了声波的有效传输长度,不仅提高了设计的灵活性,最关键的是使芯片尺寸减小,最多可以减小一半。该文采用了这种带反射栅结构的谐振型单相单向换能器设计技术,设计出的谐振型单相单向换能器声表面波滤波器实测结果与仿真吻合较好。     

C频段宽带低杂散频率合成器的设计与实现

在此介绍了小数分频锁相频率合成器的相关理论。设计一个带宽为580 MHz、杂散抑制度≤-60 d Bc、相位噪声≤-85 d Bc/Hz@10 k Hz的C频段宽带低杂散频率合成器。利用双环锁相频率合成技术和小数分频锁相技术,实现了宽带、低杂散的锁相频率合成器的设计。最后经过测试近端杂散指标≤-60 d Bc,远端杂散指标≤-70 d Bc,偏移10 k Hz的相位噪声为-89.95 d Bc/Hz,技术指标都优于设计要求。     

宽带高稳定、低相噪直接式频率合成器的设计及分析

以某系统配套的宽带高稳定、低相噪直接式模拟频率合成器课题为背景,研究了直接式模拟频率合成器的相位噪声、频率捷变时间以及电磁兼容技术。并利用本文的研究方法和成果,研制成功小型化、模块化的S波段频率合成器,其相位噪声、杂散抑制度、频率捷变时间等指标均满足系统的要求。     

基于HMC833低相噪低杂散频率源的设计

航天靶场中射频(RF)转发系统对频率源相位噪声的要求很高,因此有必要研究低相噪、低杂散、低功耗、小步进的频率源。为了适应现代航天靶场的要求,选用HMC833LP6GE锁相环芯片进行频率源设计,并用C8051F314单片机对锁相环芯片进行控制,设计出了一款性能优越的频率源。测试结果表明在合理的参数配置条件下,频率源可以满足系统的各项要求。     

基于DDS的低杂散捷变频合成器设计

为了对抗有源干扰,雷达系统要求频率合成器具有频率捷变功能;同时要求其杂散抑制越高越好,特别是在输出信号带宽较宽的情况下更是如此。受体积和成本的限制,目前的捷变频频率合成器广泛采用基于直接数字合成（DDS）技术的变频方法。本文基于低杂散,对采用DDS的捷变频频率合成器技术进行了研究,并介绍一种采用时钟频率高达3．2GHz的新型DDS集成电路的低杂散捷变频频率合成器的设计与实现方法,设计得到的捷变频频率合成器带宽为250MHz,其杂散抑制指标可满足全频段优于-65dBc。     

基于级联式偏置锁相环的低相噪宽带频率合成器*

为提高锁相环的相位噪声性能,本文设计了一种级联式偏置锁相环来实现宽带低相噪频率合成器,通过理论分析得到其相位噪声模型,证明了该技术能够有效地降低锁相环路中鉴相器的噪声基底,并且混频交互调产生的所有杂散可由环路滤波器抑制,从而将窄带高频谱纯度信号扩展为宽带高频谱纯度信号。基于该技术提出了2GHz ~5GHz 的低相噪宽带频率合成器方案,并对其相位噪声指标进行了分析。理论与实验结果表明,相比于传统的小数分频式锁相环方案,该方案的带内相位噪声有明显改善。     

基于高速DDS芯片的宽带低杂散信号产生器的设计与实现

介绍了在现代雷达接收领域中的一种高性能信号产生器的设计方法。利用高性能直接数字频率合成器(DDS)芯片及单片机构成频率、幅度及相位可控的宽带低杂散信号产生器。实验证明该设计应用于雷达系统中的可行性。     

一种基于双环小数分频锁相的低杂散频综设计

为解决传统单环小数分频锁相电路存在的整数边界杂散的问题,该文设计了一种基于双环小数分频锁相的电路结构。设置两级锁相环,通过前级锁相环产生可变参考信号,进入后级小数锁相环进行频率合成,实现了宽带小步进、低杂散频综的设计,电路结构简单,可靠性高;同时也提高了宽带频率合成器在细步进模式下的杂散抑制能力,是一种实现宽带细步进频率合成的好方法。     

一种基于宽带信号的抽取滤波器设计

级联积分梳状(CIC)滤波器结构简单,所耗逻辑资源少,广泛用于高速抽取和插值操作,但处理宽带信号的幅频响应不理想,难以满足抗混叠性能。通过分析传统CIC滤波器结构和功率谱密度,改进型滤波器利用锐化级联积分梳状(SCIC)技术提高阻带衰减并加入内插二阶多项式(ISOP)补偿器降低带内容差,同时讨论了现场可编程门阵列(FPGA)实现的硬件结构和寄存器位宽。仿真验证了改进型滤波器具有更好的通、阻带特性。     

低相位噪声VCO的设计

设计了一个用于移动通信中继站的低相位噪声压控振荡器(VCO)。该VCO采用了考皮兹结构,谐振器使用LC器件,放大器件使用双极结型晶体管(BJT)。其频率调动范围为730～840 MHz,压控灵敏度为22 MHz/V,输出功率为10.7 dBm。在800 MHz中心频率处,其实测相位噪声分别为-99.42 dBc/Hz@10 kHz,-116.44 dBc/Hz@100 kHz,-135.06 dBc/Hz@1 MHz。提出了一种采用基极低频滤波的办法消除VCO的杂散频率,整个测试频段内观察不到明显的杂散。阐述了VCO相位噪声的主要来源,给出了低噪声VCO的设计方法。理论计算,仿真结果和实物测试取得了一致的结论,对低噪声VCO的设计提供了一定的参考。