基于VHDL的数字系统优化设计

VHDL(超高速集成电路硬件描述语言)在电子设计领域中已得到了广泛用。在应用VHDL语言进行数字系统设计的过程中,注重数字系统综合质量优化也显得日益重要。VHDL语言在设计思想、语句运用及描述方法上等方面可实现对数字系统的优化设计。通过优化设计,可以提高稳定性降低系统成本。     

应用VHDL语言实现数字系统的设计

介绍了VHDL语言及其基本特点和VHDL语言在数字频率计中的具体应用，说明了用VHDL语言设计数字系统的方法，并给出了仿真结果。     

用VHDL语言设计数字系统实例

以微控制器（M68HC05）为例,说明采用硬件描述语言进行数字系统设计的方法。这一过程主要包括：体系结构的确立、状态机的抽取、行为模型的建立与模拟、结构模型的建立与模拟以及可编程器件的实现。采用两级建模和模拟技术可提高系统的实现效率并降低出错可能性,缩短开发周期。同时软件技术的引入为硬件开发带来了新方法。     

可编程逻辑器件的VHDL语言优化设计方法

叙述了可编程逻辑器件的VHDL语言典型设计流程,详细讨论了几种可更好地利用可编程逻辑器件实现特定逻辑功能以及提高器件利用率的VHDL优化设计方法。     

基于VHDL的数字系统层次化设计方法

通过对数字频率计系统的设计,介绍了基于VHDL语言的数字系统层次化设计方法.首先将数字系统按功能划分为不同的模块,各模块电路的设计通过VHDL语言编程实现,然后建立顶层电路原理图.使用MAX+PLUS Ⅱ开发软件完成设计输入、编译、逻辑综合和功能仿真,最后在CPLD上实现数字系统的设计.结果表明,使用这种设计方法可以大大地简化硬件电路的结构,具有可靠性高、灵活性强等特点.     

基于VHDL的FIR低通数字滤波器设计与仿真

以FIR数字滤波器的设计为例,介绍了使用VHDL硬件描述语言进行数字逻辑设计的过程和方法,给出了在Quartus Ⅱ的集成开发环境下的相应VHDL代码,并且利用Quartus Ⅱ内部的仿真器对设计进行了脉冲响应仿真和验证。     

基于Petri网的数字系统建模和VHDL实现

基于Petri网的数字系统的建模及其硬件实现方法已经得到了广泛的研究,然而现有的方法主要适用于同步电路,由此提出了一种基于Petri网的数字系统建模和VHDL实现的新方法。首先定义了一种广义同步自控网系统,解决了数字系统的Petri网建模问题。基于一种带优先级的多输入多时钟D触发器,设计了对应的软IP核,进而探讨了广义同步自控网系统模型到VHDL代码的具体转换方法。设计的CAD工具支持数字系统的建模、功能分析与代码转换功能。通过设计示例表明了所述方法和相关工具的有效性。     

基于VHDL的简易数字频率计的设计

本论文采用自上向下的电子系统设计方法,基于VHDL硬件描述语言设计了一种可变换量程的数字频率计,并在QuartusⅡ平台上进行仿真,在F10K10M试验箱上进行了下载验证。数字频率计的模块划分设计具有相对独立性,可以对每个模块单独进行设计、调试仿真和修改,缩短了设计周期,减小了设计复杂度。仿真波形逻辑关系与试验箱测试结果表明,所设计的电路能够满足数字频率计的功能要求,具有理论与实践意义,实现了电子电路自动化过程。     

数字系统设计中VHDL语言设计问题探讨

从描述方法、设计规则、时序等方面分析了用硬件描述语言VHDL在EDA设计中容易出现问题的原因,并提出了相应的解决方案。     

基于FPGA的数字频率计VHDL软件实现方法

运用VHDL在FPGA/CPLD器件上实现一种数字频率计测频系统,分析了数字频率计软件构成结构,并对其中的测频控制信号发生器电路进行了VHDL软件编程实现。     

数字电路的VHDL综合技术

系统介绍了数字电呼设计的VHDL综合技术和VHDL描述的三种主要方式，并给出了VHDL综合中应遵循的一些规则。     

基于VHDL的多功能数字钟的设计

介绍了利用VHDL硬件描述语言设计的多功能数字钟的思路和技巧。在MAX+PLUSII开发环境中编译和仿真了所设计的程序,并在可编程逻辑器件上下载验证。仿真和验证结果表明,该设计方法切实可行,具有一定的借鉴性。     

基于VHDL的数字频率计设计

利用可编程逻辑器件(CPLD),以EDA工具为开发平台,运用VHDL语言,设计一个10K～9.9MHz的数字频率计.     

VHDL及系统级设计

本文从系统设计的角度介绍了应用ＶＨＤＬ进行系统设计的设计风格，结合一个典型例子。说明如何采用ＶＨＤＬ开始一个自顶向下的设计，指出如何在现有的环境中有效开发ＶＨＤＬ的应用。     

VHDL语言及其在实际电路设计中的简化问题

VHDL（超高速集成电路硬件描述语言）目前在电子设计领域得到了广泛的应用。但是，实现同样的系统功能，不同的电路设计师可以采用不同的实际方法，这样就存在一个电路复杂程度的问题，因此，有必要深入讨论在VHDL设计设计、应用中如何简化实际电路，达到优化设计的要求。影响电路复杂程度的主要因素有：不同的语言描述方法，逻辑设计的合理性，VHDL语句的运用灵活程度和设计规划的优劣程度，为尽可能简化电路设计，可以采用；避免不必要的寄存器描述，人解逻辑电路以减少占用面积，用集成度高的电路语言直接表述和采用最简单，优化的设计方案。     

可编程GOLD码的VHDL实现

论文讨论的是基于VHDL实现在系统编程平衡GOLD码逻辑电路设计,给出周期与相位可编程平衡GOLD码生成电路设计方案.该方案由最长线性移位寄存器与可选反馈支路构成.在此基础上,论文给出了可实现GOLD码码长在511、1023与2047间可编程变化的设计实例及其VHDL代码,经Quartus Ⅱ 6.0编译与仿真后,结果表明采用文中所述的设计方案是可行的.     

基于VHDL语言的智能密码锁设计

本文介绍一种利用EDA技术和VHDL语言,在MAX+PLUSⅡ环境下,设计了一种新型的智能密码锁。它体积小、功耗低、价格便宜、安全可靠,维护和升级都十分方便,具有较好的应用前景。     

用VHDL设计实现的家电控制电路例证

利用可编程芯片的编程特性和丰富的内部资源,用VHDL设计实现了一种家电控制电路,以满足个性化的要求。着重介绍控制芯片的工作原理、硬件构成及电路的设计过程,通过计算机仿真和实验证明了设计的正确性。     

基于VHDL的MSK调制解调器的建模与设计

Ⅰ INSTRUCTION With the rapid development in EDA technology, and the extensive application of ASIC, modern communi- cation technology reaches a new and high level, it is very meaningful in practice to study ASIC for digital communication systems. This paper, based on VHDL , tries to carry out modeling and designing for Digital MSK Modulator and Demodulator. MSK (Minimum Frequency Shift Keying)is an im- portant improved way of digital modulation, i.e. a modu- lation that quadratu…