基于1.5 μm BiCMOS 工艺的SiGe HBT器件设计优化

基于非选择性外延,自对准注入技术,集电区选择性注入和快速热退火工艺,提出了一种适用于1.5μm BiCMOS集成技术的SiGe HBT器件结构。该结构具有内基区薄,外基区厚,B/E结两侧杂质浓度低,发射极/基极自对准诸优点。利用TSuprem4和Medici进行工艺模拟和电学特性仿真。结果表明,所设计的的SiGe HBT具有良好的电学特性,其最大电流增益为210,当Vce=2.5 V时,截止频率达到65 GHz,验证了器件结构设计的合理性。     

基于多晶外基区及SIC技术的高速NPN管设计

提出了一种先进的双多晶硅非自对准NPN管的器件结构,并实际用于一种高性能NPN管的研制.该器件结构主要通过多晶外基区减小基区电阻和基区结面积,以及使用SIC技术减小集电极电阻的方式,极大地提升了NPN管的特征频率.通过实际工艺流片验证,实现了BVCEO=5.6 V、fT=13.5 GHz的高速NPN管.该器件结构较双多晶自对准器件结构易于加工,可以广泛用于其他高速互补双极器件的研制.     

高速双极晶体管工艺条件的优化研究

报道了一种使用深槽隔离和注入基区及快速热退火(RTA)，同时为发射极扩散和Ti硅化物退火的双层多晶硅双极技术。对内基区注入、选择性注入集电极(SIC)以及RTA等主要工艺条件对器件特性的影响进行了研究和优化。根据优化结果，制作出了性能优良的高速双极晶体管。     

国外双极超高频技术的进展

本文综述了八十年代末、九十年代初国外先进双极技术的发展动态。对外延基区双极技术,硼硅玻璃自对准双极技术等进行了详细的分析和叙述。     

高速高精度双极器件工艺

<正> 据报道松下电器产业最近发表了一种高速高精度双极晶体管的制造工艺。该工艺采用选择氧化法使发射区集电区自对准,采用由同一窗口的离子注入来形成有源基区和发射区的所谓[SMASH-1],用多晶硅进行掩埋隔离。最后制造成更高速高精度的     

73GHz磷掺杂多晶硅发射极自对准SiGe基区双极晶体管

报道了一种用来制作自对准SiGe基区异质结双极晶体管降低热处理周期的磷发射极工艺。短的热处理周期导致极窄的基区宽度,并维持轻掺杂的隔离层不消失,这种隔离层是为了提高击穿特性而制作在发射极-基极和基极-集电极内的。已获得了35nm基区宽度的晶体管,其发射极-基极反向漏电小,峰值截止频率为73GHz,本征基区薄层电阻为16kΩ/□。用这些器件获得的最小NTL和ECL门延时分别为28和34ps。     

73GHz磷掺杂多晶硅发射极自对准SiGe基区双极晶体管

报道了一种用来制作自对准SiGe基区异质结双极晶体管降低热处理周期的磷发射极工艺，短的热处理周期导致极窄的基区宽度，并维持轻掺杂的隔离层不消失，这种隔离层是为了提高击穿特性而制作在发射极0基极和基极－集电极内的，已获得了35nm基区宽度的晶体管，其发射极－基极反向漏电小，峰值截止频率为73GHz，本征基区薄层电阻为16kΩ/□，用这些器件获得的最小NTL和ECL门延时分别为28和34ps。     

超高频多晶硅发射极晶体管的研究

本文描述了一种实现亚１００ｎｍ基区宽度的晶体管结构。加工工艺类似ＢＳＡ（硼硅玻璃自对准）技术，可实现亚１００ｎｍ的基区结深，还可解决自对准器件在横向和纵向按比例缩小时所遇到的困难。与离子注入工艺相比，这种工艺可轻易地解决诸如高剂量离子注入所产生的下列问题：二次沟道效应对基区结深减小的限制及晶格损伤。晶体管采用了多晶硅发射极，ＲＴＡ（快速热退火）用于形成晶体管的单晶发射区，为提高多晶发射区的杂质浓度     

新一代超高速SiGe BiCMOS工艺研究进展

综述了近年来国际上SiGe BiCMOS工艺的最新研究成果和工艺量产情况,具体展现和讨论了不同机构所研发的器件结构、工艺流程及其性能,并且展望了器件及工艺进一步优化的方向。虽然目前传统的双多晶自对准选择性外延基区结构实现了最佳的量产性能,但受限于内外基区连接电阻和选择性外延基区薄膜的不均匀性,其器件性能很难再有进一步提高。非选择性外延基区结构在实验室获得了极高的性能,但其自对准特性较低,这妨碍了其工业量产和更大规模集成。维持HBT器件与更小尺寸基线CMOS的工艺兼容性变得越来越困难。对高性能、工业量产和低成本进行综合,仍然是一项具有较大挑战性的任务。     

过腐蚀自对准离子注入法制备SiGe HBT

用过腐蚀自对准离子注入工艺制备SiGe/Si异质结双极型晶体管,过腐蚀湿法腐蚀的横向钻蚀,为自对准离子注入提供了技术保障.对外基区的离子注入既减小了外基区的串联电阻,又有利于欧姆接触的制备,提高了器件的工艺成品率.     

过腐蚀自对准离子注入法制备SiGe HBT

用过腐蚀自对准离子注入工艺制备SiGe/Si异质结双极型晶体管,过腐蚀湿法腐蚀的横向钻蚀,为自对准离子注入提供了技术保障.对外基区的离子注入既减小了外基区的串联电阻,又有利于欧姆接触的制备,提高了器件的工艺成品率.     

过腐蚀自对准离子注入法制备SiGe HBT

用过腐蚀自对准离子注入工艺制备SiGe/Si异质结双极型晶体管，过腐蚀湿法腐蚀的横向钻蚀，为自对准离子注入提供了技术保障. 对外基区的离子注入既减小了外基区的串联电阻，又有利于欧姆接触的制备，提高了器件的工艺成品率.     

多晶硅发射极超高速集成电路工艺

报道了具有先进双极关键技术特征的多晶硅发射极集成电路的工艺 ,重点介绍了用难熔金属氮化物 (Zr N )作为新的刻蚀掩模实现器件的硅深槽隔离 ;E- B间自对准二氧化硅侧墙隔离 ;快速热处理实现多晶硅发射区浅结及薄基区 ;E、 B、 C区自对准钴硅化物形成 ,明显地减少串联电阻和双层金属 Al间可靠互联等先进的工艺研究 .用此套工艺技术研制出工作频率达 3.1GHz的硅微波静态分频器实验电路 ,集成度为 6 0 0门的双层金属 Al的ECL移位寄存器电路 ,最高移位频率达 45 0 MHz. 19级环振电路平均门延迟小于 5 0 ps     

BiCMOS工艺中VNPN晶体管的优化设计

BiCMOS工艺对晶体管的工艺条件设计提出了更高的要求.结合实际BiCMOS工艺,借助专业TCAD模拟软件ISE,模拟了晶体管基区注入和退火等工艺条件对VNPN晶体管的电流增益β和击穿电压BVCEO的影响,给出了优化的设计方案.在线流片结果表明优化后:晶体管β=47,[BV]CEO=9.5 V,达到了低频功率晶体管的应用要求,同时保证了BiCMOS工艺中的CMOS器件性能不变,并且工艺稳定可在线量产.因此这种优化设计是可取的.     

低温硼扩散工艺小结

我们对隔离、基区制备两道工序,以相同条件进行低温预扩散,通过调整再分布的条件,获得隔离的深结和基区的浅结.此工艺减少和简化了工序,操作方便很受欢迎.长期以来,我厂的隔离扩散,都是用套筒舟在高温1070℃下进行浓硼扩散,操作很不方便.当我们改用固体BN片源,在930℃的温度下进行隔离和基区预扩散,不但获得     

毫米波掺碳基区AlGaAs/GaAs HBT

<正> 最近Ford微电子公司采用低压MOVPE技术以碳作为基区层掺杂剂制作了具有毫米波性能的HBT。采用重掺杂碳的基区层,既能降低基区电阻,又能维持高发射极注入效率所需的突变的受主分布。HBT所需外延层是用多片低压MOVPE系统生长的,碳掺杂源为四氯化碳,重掺杂基区的载流子浓度高达1×10~(20)cm~(-3),霍耳迁移率为65cm~2/V·s。器件用自对准技术制成,尺寸为1.5μm×8.5μm,所用工艺有:化学台面腐蚀、H_2~+离子注入隔     

一种SiGe BiCMOS高速PNP器件的设计

设计了一种适用于SiGe BiCMOS工艺的低成本、高性能垂直结构PNP器件.基于仿真结果,比较了不同发射区和基区制作方法对器件特性的影响.在确定器件结构和制作工艺的基础上,进一步优化了器件特性.基于仿真得到的工艺条件所制作的PNP器件,其特性与仿真结果基本一致.最终优化的PNP器件的电流增益为38,击穿电压大于7V,特征频率为10 GHz.该PNP晶体管改善了横向寄生硅基区PNP晶体管的性能,减少了垂直SiGe基区PNP晶体管工艺的复杂性,采用成本低廉的简单工艺实现了优良的器件性能.     

自对准AlGaAs/GaAs准弹道异质结双极晶体管(B-HBT)

<正>HBT由于采用了宽禁带发射区,充分利用了EB异质结能带的特点,使器件同时具有高的基区掺杂浓度和注入效率,并且,击穿电压高,势垒电容小,因而,适用于超高速数字电路.准弹道HBT在上述基础上又利用了电子在基区内的准弹道渡越性质,使器件的频率特性进一步改善,因而,特别适合于微波及毫米波应用.自对准工艺的实现,可充分降低外基区电阻与集电结电容,充分发挥了HBT的微波与高速性能.     

Ni扩散LiNbO3脊形波导MZ调制器制作技术

比较了制作LiNbO3脊形波导的两种制作工艺-DE工艺和ED工艺,并介绍了一种新型自对准技术.在未来应用的集成光学器件制作中,这种自对准制作技术具有很大的应用潜力.     

硅的局部氧化器件

说明硅的局部氧化技术可用于制造许多新的或改进了的器件结构。在双极集成电路中可以用氧化壁隔离来代替通常的隔离扩散,这有可能导致高的包装密度。另外,在双极晶体管的制备中这个方法能自对准,这使工艺过程简单了。在MOS集成电路中可以制作自对准的栅氧化区以及自对准的扩散沟道截断环。这样用比较简单的工艺可以实现P型沟道以及N型沟道MOS电路。通过氧化物-氮化物夹层结构的控制钻蚀(LOCOS-Ⅱ工艺)可更好的制作沟道截断环。