多带超宽带系统OFDM调制模块设计与分析

采取大规模可编程逻辑器件(FPGA),使用硬件描述语言(Verilog)对超宽带(UWB)系统发射机基带部分关键模块(OFDM)进行设计,采用了一种新的基四的算法进行128点FFT变换,只需使用四个蝶形就可完成128点的FFT变换,降低了系统设计的复杂度,并且可以降低芯片内部的乘法单元使用数量,最后,对该算法进行了仿真验证。     

基于DSP与CPLD的多目标图像处理卡设计

本文阐述了一种硬件功能强、软件丰富、速度快的图像处理系统。其关键技术是采用数字信号处理器 (DSP)和可编程逻辑器件 (CPLD)实现的 ,这种设计便于实现实时处理 ,开放性好。     

一种IEEE802.11n流水线FFT/IFFT的实现

为了解决无线通信系统结构复杂、硬件占用大的问题,设计了一种优化的流水线型FFT/IFFT处理器。该FFT处理器专为IEEE802.11n协议中SISO-OFDM系统设计,根据SISO-OFDM需完成64点、128点快速傅里叶变换(FFT)的特点,FFT处理器选择基2、基4混合算法,单路延迟反馈结构。硬件实现中,采用优化的蝶形运算单元,精简了旋转因子的存储,并设计了动态存取的输出寄存器等,输入输出位宽为10 bit时,在UMC 0.11μm CMOS工艺下将硬件描述优化成逻辑门阵列,面积约为0.3 mm2。与传统的存储器结构FFT相比,大大减少了硬件开销和芯片面积及电路功耗。     

视频快速页面质量检测系统

研制了一种适用于装订、折页、配页环节中使用的页面质量检测系统.该系统把标准制式摄像头外置,采用高速数字信号处理器(digital signal processor,DSP)采集和处理图像,硬件集成了同步动态随机存储器(synchronous dynamic random access memory,SDRAM)、闪存存储器(Flash memory)、串口通信、视频解码和外部信号服务电路,可编程逻辑器件(complex programmable logic device,CPLD)作为电路系统的逻辑控制部分.页面质量检测算法采用灰度相关法和灰度平均法相互配合处理图像,改善系统检测速度和检测适用范围.实验结果表明,该页面质量检测系统的平均检测准确率高于99%.     

用FFT实现OFDM的调制解调

用FFT实现OFDM调制解调,有效地提高了OFDM调制解调速度,随着数字信号处理器件的不断发展,更新,FFT的硬件实现更加简单,OFDM调制解调的实现也更简单,经济。     

基于FPGA的并行数字信号处理技术研究

采用传统技术进行数字信号处理受到信号干扰和时延影响,导致处理效果较差,因此提出了基于FPGA的高效FFT并行数字信号处理技术.依据FFT实现流程,设计信号存储单元.在该单元内采用RAM随机存取存储器来存储数据,使运算结果显示在实虚部.利用FPGA的FFT四进制计算方式,将运算结果所产生的旋转因子读写地址映射到二维平面上,改善信号干扰问题,为基带采样率控制提供波特率二进制数字信号.通过控制输入数字信号数量,可达到控制相位稳定寻址目的,根据寻址结果,实现对并行数字信号的处理.通过实验对比结果可知,采用FPGA的高效FFT技术能够实现并行数字信号高效处理的目的.     

“2~n型FFT算法计算量极小化理论及其软件研究”取得成果

FFT在现代数字信号处理、图象处理与识别、地震数据处理及机械结构振动分析等很多领域中都有十分重要的应用价值,随着计算机的发展,国内外研究FFT算法均以减少计算量和提高交换速度为目的。2~n型FFT算法计算量极小化理论及其软件研究在原有算法的基础上提出了减少计算量的新算法,在理论上作出了严格的论证,进行了算法统一     

DSP芯片在异纤检测实时数字图像处理中的应用

阐述了一种硬件功能强、软件丰富、速度快、实时性强的图像处理系统,其关键技术是采用数字信号处理器（DSP）TMS320DM642和可编程逻辑器件（CPLD）实现的,异纤检测与识别算法被有效地应用在图像处理系统中.实验结果表明该图像处理系统大大提高了异纤的识别率.     

全数字BPSK调制解调系统的仿真

现代通信越来越领先全数字处理技术，通信系统中的全数字调制解制意味着发射机及接收机将全部采用数字信号处理（DSP）算法，从而整个通信系统就可以用DSP芯片或超大规模集成电路（VLSI）器件来实现，对全数字BPSK调制解调系统采用计算机仿真的方法进行研究能清楚地了解通信系统中所运用的数字信号处理技术，包括信息源，发送和接收滤波器、内插器以及判决器等全部采用数字信号处理技术，包括信息源、发送和接收滤波器、内插器以及判决器等全部采用数字信号处理算法来实现，文章给出了BPSK调制解调系统各个模块的算法和结构，运用MATLAB软件进行了仿真，得到了各个部分的时域和频域波形图，系统仿真的设计方法对QPSK，16QAM等全数字调制解调系统的硬件实现具有实际的指导意义。     

现代电能质量监测装置的数据采集系统设计

针对电网三相电压及电流信号的采集与处理,设计了电能质量监测装置的数据采集系统。系统以霍尔传感器和串行A/D转换芯片组成前向采集电路,以数字信号处理器(DSP)组成数据处理电路,以复杂可编程逻辑控制器(CPLD)和锁相环组成硬件同步采样电路并以快速傅立叶变换为主要处理算法。实验表明:系统具有响应速度快、精度高、实时性好的优点。     

基于FFT的干涉图延拓方法研究

用二维FFT方法处理干涉图时,由于FFT算法只能处理数字化的离散数据,且要求数据分布区域必须是矩形状,因此必须设法将圆形区域干涉图扩展延拓成方形区域.在研究二维FFT法进行干涉测试基本原理的基础上,提出了一种干涉图空域迭代延拓的原理和方法,利用该方法对一幅实际干涉图进行了空域延拓,并取得了满意的效果.     

Design of area and power efficient Radix-4 DIT FFT butterfly unit using floating point fused arithmetic

In this work, power efficient butterfly unit based FFT architecture is presented. The butterfly unit is designed using floating-point fused arithmetic units. The fused arithmetic units include two-term dot product unit and add-subtract unit. In these arithmetic units, operations are performed over complex data values. A modified fused floating-point two-term dot product and an enhanced model for the Radix-4 FFT butterfly unit are proposed. The modified fused two-term dot product is designed using Radix-16 booth multiplier. Radix-16 booth multiplier will reduce the switching activities compared to Radix-8 booth multiplier in existing system and also will reduce the area required. The proposed architecture is implemented efficiently for Radix-4 decimation in time(DIT) FFT butterfly with the two floating-point fused arithmetic units. The proposed enhanced architecture is synthesized, implemented, placed and routed on a FPGA device using Xilinx ISE tool. It is observed that the Radix-4 DIT fused floating-point FFT butterfly requires 50.17% less space and 12.16% reduced power compared to the existing methods and the proposed enhanced model requires 49.82% less space on the FPGA device compared to the proposed design. Also, reduced power consumption is addressed by utilizing the reusability technique, which results in 11.42% of power reduction of the enhanced model compared to the proposed design.     

CORDIC流水线结构在FFT设计中的改进

针对利用CORDIC流水线实现FFT蝶形运算耗费资源多的问题,依据CORDIC计算迭代系数的方法以及FFT算法中旋转因子W^p固定不任意的特点,改进了CORDIC流水线的结构形式,使其适应FFT算法．实验证明,这种改进结构既保证了蝶形运算的速度,又节约了芯片资源,适合在FFT芯片设计中使用．     

一种灵活模块化的素因子分解FFT算法(PFA)

本文提出一种用素因子分解方法计算离散付里叶变换的新算法．其特点是能用简单的指标映射和同址方式实现快速离散付里时变换．实验结果表明该算法在变换点数Ｎ＜１４４时可比常规的Ｃｏｏｌｅｙ－Ｔｕｋｅｙ基ＺＦＦＴ算法快３２％，在变换．点数Ｎ＞５６０时可比常规的Ｃｏｏｌｅｙ－Ｔｕｋｅｙ基２算法快６％左右．算法程序结构较基２ＦＦＴ算法的程序结构简单，可以减少编译时间．     

连续滑动窗的递推-Pruning-FFT算法

在信号谱线分析中,经常用到滑动窗的FFT计算,由于传统的FFT在N值较大和滑动步距较小时,计算量较大,在"实时"通信系统中难以实现,本文提出一种连续滑动窗的递推 PruningFFT算法,该算法充分利用了前窗的计算结果并将输入序列转换为一个输入端仅有少数非零点的特殊序列,不仅降低了计算量,而且提高了使用的灵活性和实时性。     

一种简单高效的目标信号存在性检测算法

文章提出一种基于FFT幅度谱匹配相关检测的目标信号存在性检测算法,与基于FFT幅度谱的能量检测算法相结合,可以快速高效地检测出目标信号的存在与否。该算法充分利用目标信号的各种参数作为先验信息,既提高了检测准确性,又减小了运算量,实现简单并且具有良好的鲁棒性。仿真结果表明,当信噪比为-8dB时,无论干扰信号与目标信号的参数是否相同,算法的搜索成功率都可以达到95%以上。     

CF—910FFT分析仪的数据通信系统的研制

ＣＦ－９１０ＦＦＴ分析仪功能丰富，广泛应用于机械工程领域，但其仅能进行信号采集２和前级处理，通常解决的方法是将其与计算机相连，以实现模态识别，故障诊断等。论文首先介绍了ＣＦ－９１０ＦＦＴ分析仪的主要功能的接口，并设计制作了通用ＧＰ－ＩＢ接口卡，编制了相应的控制和数据传输程序，将ＣＦ－９１０ＦＦＴ分析仪与微机连接，构成一个完整的数据通信系统，从而实现对各种信号的多种后续处理。     

基于DFT的微机保护简易算法

针对电力系统微机保护应用,提出了一种基于DFT算法计算频谱的新的简易计算方法,并与快速傅里叶算法FFT作了比较;分析了该简便计算法在某些具体应用场合更具有优势的原因,即此简易算法可以减少程序长度以及计算时间.     

函数拟合连续信号的频谱分析

用插值函数拟合代替抽样函数求有限长连续信号和周期信号的频谱 ,推导出用离散信号傅里叶变换公式求拟合连续信号频谱的方法 ,该方法能用离散傅里叶变换的公式更准确地求出连续信号的频谱 .该方法可以非常方便地改进现有信号分析仪性能价格比     

基于快速傅里叶变换和db小波变换的谐波检测

在电力系统谐波检测中,使用快速傅里叶变换法(FFT)可以得到平稳谐波信号中的频谱,从而可以确定该信号中谐波的频率和幅值等信息.但FFT局限于得到信号的频域信息,很难检测到谐波发生的具体时刻,而小波变换可以捕捉到信号中的细节部分.针对复杂谐波信号,提出了一种将快速傅里叶变换和小波变换相结合的检测方法.由Matlab仿真结果可知,该方法可以检测稳态谐波,确定暂态谐波的突变时刻.