一种低存储需求的二维DWT VLSI结构设计方法

为了减少基于提升的二维离散小波变换(DWT)VLSI结构设计中的片内存储需求,采用了一种新颖的调度方法,通过读取少量数据进行行滤波操作,并实现和列滤波的并行处理,有效地减少了片内存储容量.此外,行滤波和列滤波变换内部结构采用流水线设计方法,加快了运算速度,提高了硬件资源利用率,减小了电路的规模,并且这种基于提升的9/7离散小波变换二维结构很方便兼容5/3滤波器.经过Verilog HDL仿真验证,结果表明,在50MHz系统时钟下,采用9/7滤波器经3级分解,每秒钟可处理21帧大小为1280×1024×8bit的灰白图像.     

一种基于提升的二维离散小波变换VLSI架构

离散小波变换(Discrete Wavelet Transform,DWT)需要较多的运算量以及较大的存储器空间,为了使之适用于实时的图像处理应用,就需要开发特殊的架构和芯片来提高离散小波变换的运算性能。基于提升的二维DWT提出了一种新型的VLSI结构——LLSP架构,其结合逐级和基于行的架构这两者特点,带来了硬件开销和存储器空间的降低,并可以用于多提升步骤的扩展以及多级二维离散小波变换。     

离散小波变换的VLSI实现

离散小波变换已广泛应用于信号处理中。然而,实时小波变换需要大量运算,因此,专用小波变换芯片的设计已成为信号处理中的关键技术。文章提出了一种小波变换递归金字塔算法的VLSI结构,采用一组输入延迟单元和一个控制单元,用一组并行滤波器完成了小波变换。编写了相应的Verilog HDL模块,并进行了仿真和逻辑综合。     

四核并行5/3提升离散小波变换的实现

研究了二维5/3提升结构离散小波变换的算法特点和电路架构。为了有效降低存储消耗并提高电路速率,提出一种流水线优化的四核并行处理架构,即由两个行处理核并行读入奇数行和偶数行数据,进行水平方向的一维离散小波变换,中间生成的高频系数和低频系数无需缓存,直接并行输入两个列处理核,进行垂直方向的一维离散小波变换。每个处理核都经过流水线优化,减少了关键路径。使用Xilinx的Sparten6-xc6slx150tFPGA实现。该架构时钟频率可达261MHz,转换N×N大小的图像仅需2 N的存储空间。     

基于FPGA的快速9/7整形离散小波变换系统设计

CCSDS图像数据压缩标准中采用9/7整形离散小波变换为核心算法,该算法结构简单,易于硬件设计实现。文中基于FPGA设计实现了9/7整数离散小波变换系统,设计中使用内部RAM存储方式,减小了对存储器的需求量,同时采用基于行的列变换方式,行、列变换同时进行,提高了运行速度,仿真和综合结果显示该设计需要的硬件资源少,运行速度快。     

JPEG2000并行阵列式小波滤波器的VLSI结构设计

提出一种基于提升算法实现JPEG2000编码系统中的二维离散小波变换(Discrete Wavelet Transform)的并行阵列式的VLSI结构设计方法.利用该方法所得结构由两个行处理器,一个列处理器以及少量行缓存组成;行列处理器内部是由并行阵列式的处理单元组成;能使行和列滤波器同时进行滤波,用优化的移位加操作替代乘法操作.整个结构采用流水线的设计方法处理,在保证同样的精度下,大大减少了运算量和提高了硬件资源利用率,几乎达到100％,加快了变换速度,也减少了电路的规模.该结构对于N×N大小的图像,处理速度达到O(N²/2)个时钟周期.二维离散小波滤波器结构已经过FPGA验证,并可作为单独的IP核应用于正在开发的JPEG2000图像编解码芯片中.     

二维离散5/3小波变换并行VLSI结构设计

提出了一种基于提升算法的二维离散5/3小波变换(DWT)高效并行VLSI结构设计方法。该方法使得行和列滤波器同时进行滤波,采用流水线设计方法处理,在保证同样的精度下,大大减少了运算量,提高了变换速度,节约了硬件资源。该方法已通过了VerilogHDL行为级仿真验证,可作为单独的IP核应用在JPEG2000图像编、解码芯片中。该结构可推广到9/7小波提升结构。     

一种高性能图像多级小波变换的硬件设计与实现

为满足基于小波变换的高速图像处理技术需求,本文在研究小波分析数理基础上,以Le Gall (5/3)小波为例,设计了一种结构简单、易于硬件高速实现的二维多级小波变换硬件架构。该设计抛弃了传统二维图像在二维多级小波变换时需要先将图像行变换和列变换分开处理,以及不同级变换需要分层处理思路。本文架构设计理念充分利用图像变换时像素的运算规则,在读取面阵图像二行数据后,就开始行与列,不同级小波变换的也是同时并行执行。此外在不同级小波变换中插入多级流水线,有效地提高了整个变换的时钟频率,整个变换采用VHDL语言在FPGA实现。仿真结果表明该设计思路正确,所得到变换结果与理论计算完全一致。     

高性能图像多级小波变换的硬件设计与实现

为满足基于小波变换的高速图像处理技术需求,在研究小波分析数理基础上,以Le Gall(5/3)小波为例,设计了一种结构简单、易于硬件高速实现的二维多级小波变换硬件架构。该设计抛弃了传统二维图像在二维多级小波变换时需要先将图像行变换和列变换分开处理,以及不同级变换需要分层处理思路。这种架构设计充分利用图像变换时像素的运算规则,在读取面阵图像2行数据后,就开始图像的行与列,以及不同级小波变换同时并行执行。此外在不同级小波变换中插入多级流水线,有效地提高了整个变换的时钟频率,整个变换采用VHDL语言在FPGA实现。仿真结果表明,该设计思路正确,所得到变换结果与理论计算完全一致。     

二维离散小波变换的VLSI实现

小波变换图像编码获得了比传统DCT变换编码更好的图像质量和更高的压缩比,然而,实时二维小波变换需要大量运算,因此,专用小波变换芯片的设计已成为小波图像编码中的关键技术,文章提出了一种高速的二维小波变换的VLSI结构。根据模块化的设计思想,设计出一组二维小波变换的基本模块。通过将这些模块按变换要求适当组装,完成了多级二维小波变换,编写了相应的VerilogHDL模型,并进行了仿真和逻辑综合。