跨时钟域信号同步的IP解决方案

为了确保拥有多个异步时钟域的系统级芯片（SoC）能够可靠运行,设计人员必须使这些跨越了多个域的时钟和数据信号保持同步。尽管这并不属于新提出的要求,但随着多时钟域越来越常见和复杂化,使得这一要求具备了新的重要意义。大规模集成加上对性能的严格要求以及频率调节都导致在许多不同频率下发生了很多时钟域跨越现象-就像一场数字化的＂完美风暴＂。     

系统级芯片跨时钟域同步技术研究

随着芯片系统复杂性的提高,系统级芯片中集成了越来越多的模块,这些模块通常工作在不同的时钟频率下,这样芯片上的数据必然频繁地在不同区域之间进行传输。在时钟和数据信号从一个时钟域跨越到另一个时钟域时会发生许多类型的同步问题。采用握手信号进行异步时钟域之间的信号传输,和采用异步FIFO进行总线信号跨时钟域设计可以很好地应用在系统级芯片设计中,保证这些跨越了多个域的时钟和数据信号保持同步。     

SoC中跨时钟域的信号同步设计

多时钟域的处理是系统级芯片（SoC）设计中的一个重要环节。如果对其中出现的特殊问题估计不足,将对设计造成灾难性后果。数据跨时钟域传输时如何保持系统的稳定,顺利完成数据的传输是每个设计者都需要关注的问题。在此讨论了在多时钟域中异步信号带来的亚稳态及对整个电路性能和功能的影。针对单一信号的异步传输,在已有的双触发器构成的同步器的基础上提出了4种同步单元：脉冲到脉冲的同步、脉冲到电平的同步、电平到电平的同步,电平到脉冲的同步。值得强调的是这4种同步器都对异步时钟频率没有大小关系的限制。并且给出了4种同步器的电路结构图并进行了实现,使得数据传输更加稳定可靠。     

无线传感器网络时钟同步研究

根据无线传感器网络(WSN)时钟同步机制的作用及研究现状,针对大规模无线传感器网络提出了基于PCO同步模型的无线传感器网络时钟同步算法.由于PCO模型同步机制的可扩展性极好,可以有效地消除上层干扰,可以只通过物理层的相互作用有效地完成同步,因此它非常适用于大规模无线传感器网络的时间同步.     

同步数字集成电路设计中的时钟偏移分析

随着社会经济的迅速发展,同步集成电路的设计应用,在推动我国电子行业发展的同时,还给人们的日常生活带来了极大的便利。然而在实际设计中,受时钟偏移的影响,同步数字集成电路的整体性能无法得到保障,这些,都将成为当前同步数字集成电路设计人员急需完善的问题。在此,本文针对同步数字集成电路设计中的时钟偏移这一问题,做以下论述。     

高精度时间戳跨时钟域设计

本文介绍了基于IEEEl588V2的精确时钟同步协议(PTP)系统中,为解决内部时间戳跨时钟域处理的实时性及硬件对时戳跨时钟域处理的复杂性而提出的一种设计方案.该方法不仅能够在不同时钟域间实时传递时间戳信息,而且在实现上减少设计的硬件资源消耗、降低成本.     

基于纠缠信号的高精度时钟同步技术研究

时钟同步是导航定位系统的重要组成部分,其精度将直接影响系统的定位精度。本文提出了一种基于纠缠信号的时钟同步方案,通过调整光延迟单元,使 HOM 干涉仪达到平衡, 通过时钟 A 和 B 分别记录下纠缠光子达到的时间,分析这些时间序列的内在相关性,提取时钟 A 和 B 之间的时间差,以实现对时钟 A 和 B 的同步。该方法可以有效地抑制背景噪声的影响,同步精度高。     

AoIP时钟同步研究与应用

本文首先简要的介绍了数字音频信号实现时钟同步的方法,并引出了时钟同步对通过网络上实时传输的音频信号的重要性.其次,介绍了网络上常用的两种时钟同步技术,并说明了为什么需求采用PTP来实现AoIP的时钟同步,以及以AES67为例说明在AoIP中实现时钟同步的特殊设置.再次,介绍了AoIP时钟同步的几种应用场景.最后,提出了...     

TDM网络时钟同步改进方法研究

主从时钟同步是TDM网络的关键问题之一。目前使用的IEEE1588时差同步补偿的方法虽然应用较多但没有考虑引入环境噪声后导致的TDM网络不稳定问题。本文提出一种TDM网络时钟同步的改进方法,首先对IEEE1588同步获取的时差数据进行卡尔曼滤波预处理,降低环境噪声对数据的干扰,然后从时钟单元计数频率的角度进行调整,渐近地进行主从节点的时钟同步。仿真结果显示,该方法能同时兼顾时钟同步精度和系统稳定性。     

一种时间敏感网络时钟同步的端口增强方法

围绕时间敏感网络(time-sensitive network,TSN)时钟同步过程中存在的同步信息浪费与可靠性问题,开展提高网络时钟同步性能的研究.在原有时钟同步生成树基础上,提出了一种包含新型同步端口角色和时钟修正算法的端口增强方法.该方法利用原本被丢弃的同步信息,不仅为从时钟节点的同步提供参考校正,还为该从时钟节点的同步建立额外的冗余路径.在OMNeT++上的仿真结果表明:该方法不仅提高了网络中同步信息使用率,而且在未增加网络负载的情况下,提高了节点时钟同步的准确性和健壮性.       

基于工业网络的分布式时钟同步算法研究

为了实现工业控制过程中的时钟同步,基于以太网的网络通信协议IEEE1588标准,作为以太网中使用最广的时钟同步算法,已经具有十分精确的同步性。IEEE1588使用集中式同步方法,导致如果有一个发送给主时钟的结点发生故障时,将会影响到网络中其余结点的同步性能,某些结点的时钟出现不同步会引起同步控制系统的瘫痪。采用把IEEE1588与FlexRay同步算法结合的分布式同步方法实现时钟同步的机制,结果证明该算法更加适合于工业通信协议的时钟同步。     

并行离散事件仿真系统时钟管理及推进机制研究

并行离散事件仿真技术为复杂大系统的设计与研究提供了便利,该技术要求仿真程序在事件的因果约束条件下,正确、合理地推进仿真。仿真时钟管理及推进是影响并行仿真系统仿真效率的重要因素之一。通过对保守和乐观两种基本同步机制的对比性分析,研究和总结了仿真时钟的管理及推进的关键要素,研究结论对并行离散事件仿真系统具体的同步机制算法的实现具有一定的参考意义。     

基于MSI的数字时钟的电路设计

数字时钟的特点是以数字显示秒、分、时,它是一种相较于传统机械时钟更准确、更直观的时钟装置,数字时钟也不需要机械传动装置,所以被广泛使用。在日常生活中我们随处可见数字时钟,数字电子钟以两种方式实现：单片机控制,数字集成电路构成。本次设计是由数字集成电路构成的数字电子时钟。     

基于Multisim的数字时钟设计

为了提高电子电路实验教学质量,引入了Multisim仿真软件,以增加学生的学习兴趣。利用逻辑电路的设计方法,做了数字时钟的实验,得到了正确的结果。得到的结论：利用Multisim强大的功能对电子电路进行仿真测试,可以提高电路的设计和分析效率,提高电子电路实验的教学质量。     

基于DP标准发射端扩频时钟发生器电路设计

在优化各模块电路性能及相关参数,综合考虑电路功耗、性能等方面因素的基础上．设计符合DisplayPort接口标准的发射端扩频时钟发生器。通过整体的电路级仿真验证,表明该设计达到了降低电磁干扰的目的。     

基于ARM-WinCE平台的时钟同步设计

时钟同步是分布式系统的核心技术之一,为实现基于ARM-WinCE嵌入式系统平台的测试仪器组建分布式测试系统,在介绍IEEE1588精确时钟协议基本原理的基础上,提出了使用具有IEEE1588协议硬件支持功能的DP83640以太网物理层收发器在基于ARM-WinCE的嵌入式系统平台上实现时钟同步的设计方案,给出了硬件设计的接口电路和软件设计框架。经测试该方案可达到不低于1μs的同步精度。     

卫星钟差的仿真研究

目前常用的卫星钟差仿真模型中,没有考虑卫星钟差本身的随机噪声特性,或是只是简单地用白噪声代替。实际上,卫星钟的随机噪声主要由5种独立的随机噪声组成。不同种类卫星钟的噪声构成不同,同一种类卫星钟的噪声特征也不完全相同。本文使用修正Allan方差对实际钟差数据的频域稳定度进行评估。在此基础上,结合二次多项式钟差模型和5种随机噪声模型进行高逼真度的卫星钟差仿真。     

IEEE 1588的时钟设备模型研究

IEEE 1588标准是运行在分布式测量和控制系统上,使对系统上各个节点上的独立时钟保持同步。IEEE 1588标准中定义了三种时钟设备模型,对于每一个节点,都会采用一种具体的时钟设备模型。本文就协议中的时钟模型进行分析,并对特定的网络拓扑结构采用不同的时钟模型测试,根据测试结果分析各个时钟模型在同步网络中的应用。     

基于单片机的时钟电路设计

设计一种简易的时钟电路,电路由单片机最小系统、电平转换模块、按键输入模块,时钟模块、液晶显示模块组成.电路以STC89C52单片机为控制核心,控制串行实时时钟芯片M41ST85W进行时钟读、写、报警操作.     

基于IEEE 1588的时钟同步技术在分布式系统中的应用

为实现分布式系统高精度同步数据采集及实时控制,提出一种基于IEEE 1588协议的分布式系统时钟同步方法。通过分析影响同步精度的因素,采用FPGA设计时间戳生成器,并且采用晶振频率补偿时钟解决时间戳的精确获取和从时钟相对主时钟的频率纠偏等问题。