VB6在CSV文件格式处理中的应用研究

CSV文件是一种通用的文件格式,常用于不同程序之间数据的交互.但在对其内容的编辑过程中,由于编辑器本身的限制,往往使得编辑保存后的文件内容格式发生改变,进而影响CSV文件的使用.采用VB6程序设计语言,在实现对某一类CSV文件常规编辑的同时,确保其内容格式不发生改变.     

C语言程序设计调试技术探究

C语言是一种执行能力较强的结构化语言.C语言程序凭借自身的强大功能,其中主要包括使用方便、能够快速完成目标程序的处理等,并且能够对硬件进行直接操作,因此得到广泛应用.本文将对C语言的设计调试展开研究,希望为C语言程序使用起到积极的促进作用.     

C语言程序分析器的设计与实现

为了评价程序员编写的程序是否具有良好的风格,来提高程序的可读性.本文提出了一种基于VC6.0开发环境的C语言程序分析器的设计方案,该分析器通过对程序进行扫描,统计出程序中函数的个数,平均函数的长度,代码注释的多少以及空行的多少,来对数据加以分析,完成对程序的总体评价.通过实际应用表明,该分析器能够有效快速地对程序进行评价,最终达到设计的要求.     

基于VLIW目标机的ELF二进制编辑器设计与实现

程序测试是嵌入式软件开发正确进行的重要保证.然而由于源代码的缺失,测试者常需要对可执行文件深入解析以便于测试的进行.文中将基于VLIW目标机实现ELF二进制编辑器,完成对可执行文件的解析与编辑,提供一种理解程序功能的途径,保障程序测试的顺利执行.该ELF二进制编辑器将借助指令编码表,采用二级查找方式实现指令流的分析,同时利用LEX和YACC技术建立灵活的命令行模式,准确快速地完成二进制文件编辑,节约程序调试成本.     

一种嵌入式SIMD协处理器地址产生器的设计

文章介绍了一种新的嵌入式SIMD协处理器地址产生器.该地址产生器主要完成地址计算和协处理器指令的场抽取功能.为了提高协处理器的性能,地址产生器中设计了新的传送路径.该传送路径能够不通过地址产生器中的ALU而把数据送入寄存器中,这个传送路径能够减少ldN指令的一个延迟周期.在SMIC0.18微米标准库单元下,该地址产生器的延迟能够满足周期为10ns的协处理器.     

激光告警系统中TMS320VC5509与PC串行通信接口设计

串行接口是微机与外部设备的主要通信接口之一.串行通讯在数据传输中占有重要的地位,只需要两条信号线就可以进行单向数据传送,操作简单.运用DSP中的McBSP串行模块,实现了对PC机的串行控制及数据传输,使用面向对象语言VC 来接收DSP的数据和指令.此法运用在激光告警探测技术中,经检验此方案实用、可靠,适宜广泛推广.     

全业务交换光分组传送体系架构研究

从网络平滑演进的角度看,基于分组传送同时兼容现有TDM传送技术的"全业务交换传送"的体系架构是实现光传送网向分组化方向演进的必然选择,也是电信运营商关心的主要问题之一.文章主要讨论了基于分组传送的全业务交换传送的体系结构及其实现方案,该体系结构的关键是在电层引入基于分组的T-MPLS交换技术,解决光传送网对分组业务的承载问题.该体系架构能够满足各种网络业务的传送需求,融合了数据、电路和光层传送功能于一体,支持数据/TDM/波长等不同技术信号的交换.     

物理隔断计算机网络间的实时通信设计

基于TCP/IP的网络普遍存在各种安全问题,对于安全级别较高的单位,采用物理隔断的方式又带来了成本增加和数据难以共享等问题.要解决这一问题,可以通过在物理隔断网络之间采用串口连接的方式进行通信,具体的方式是:通过串口连接两个物理网络,两个网络中,如果需要与对方网络进行通信,则将数据按着本设计要求将数据发送给本网串口连接程序,该程序会自动将数据由串口传送给对方网络串口连接程序,而对方程序可以将数据按要求再转送给该网络中指定的用户,从而实现了实时通信.通过测试验证,该方式可以传送文件、实时数据、网络数据包等多种形式,并且设计可行和有效.     

PLC应用于交通信号灯控制系统

如何应用PLC实现十字路口交通信号灯自动控制,通过分析对交通信号灯的控制要求,对PLC控制系统进行软、硬设计.同时将PLC的逻辑控制、数据运算、数据比较、数据传送通过程序有机的结合起来,既控制交通灯的变化,还有时间显示.     

基于单片机的水下机器人定位系统

水下机器人的定位系统利用超声波传感器获取距离信息,同时采用三点定位法计算出位置坐标。利用单片机存储时间信息和温度信息,并将这些信息实时传送到工控机程序完成定位。最后,通过实验获取了超声波的定位数据,并采用非线性优化的方法对数据进行了分析,得到两种不同发射传感器的定位精度,对以后改进系统和提高定位精度都有参考价值。     

基于AD7892SQ和CPLD的数据采集系统的设计

介绍了单电源12位A/D转换器,AD7892SQ的工作原理和CPLD(复杂可编程逻辑器件)的软核。重点说明了Verilog HDL控制程序FSM(有限状态机)和FIFO(先入先出)的设计,FSM和FIFO程序通过仿真得到了它们的仿真波形。系统通过CPLD接口提高了数据采集的实时性,而且用高级语言Verilog HDL进行设计电路,使电路设计的通用性和可移植性得到了较大的提高。     

基于NORFLASH的大容量数据存储与传输

针对在高速调制波形产生过程中大容量调制数据传输和存储的问题,提出了基于Virtex-6 FPGA采用USB设备和NORFLASH进行大容量数据传输与存储的设计方案。采用Verilog HDL硬件描述语言设计了SLAVE FIFO控制接口,以及NORFLASH擦写、读取控制器,实现了USB设备与NORFLASH之间6 Gbits的大容量数据的存储和回放验证。硬件测试结果表明,所设计的控制器工作稳定可靠,且具有较好的可移植性。     

基于Verilog HDL设计的交通灯控制系统

Verilog HDL作为一种规范的硬件描述语言，被广泛应用于电路的设计中。他的设计描述可被不同的工具所支持，可用不同器件来实现。利用Verilog HDL语言自顶向下的设计方法设计交通灯控制系统，使其实现道路交通的正常运转，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Xilinx ISE6．02和ModelSim 5．6完成综合、仿真。此程序通过下栽到FPGA芯片后，可应用于实际的交通灯控制系统中。     

Verilog HDL数字钟电路的设计研究

使用编程软件实现数字钟电路的设计过程,令电路自动实现与时间相关的各项功能,Verilog HDL是一种解释电路行为的编程语言,与C语言具有一定相似性,在数字逻辑电路中多有使用,通过多功能接口实现预期功能,既满足编程建模需要,又能令程序代码具有延展性与兼容性,并可实时完成对功能的修改,使编程过程具有简洁特点,将Verilog HDL编程语言应用到数字钟电路的设计内,可提升数字钟电路的功能性与实用性。     

基于USB通信的FPGA高速数据采集系统

为了解决高速数据采集以及数据传输问题,设计了基于USB通信的FPGA高速数据采集系统。方案以FPGA为控制核心,实现A／D控制、数据缓存双口RAM和控制CY7C68013A三个功能。系统采用VerilogHDL语言,通过ISE软件编程控制多个AD7356同时进行数据采集,将采集所得数据存入双口RAM,控制CY7C68013A将数据通过USB总线上传到PC机。系统进行实测实验表明,在CY7C68013A设定为16．7Mb／s的传输速率下,系统工作正常。     

基于FPGA的多功能频率计的设计

基于Altera公司FPGA芯片EP2C8Q208,嵌入MC8051 IP Core,用C语言对MC8051 IP Core进行编程,以其作为控制核心,实现系统控制。在FPGA芯片中,利用Verilog HDL语言进行编程,设计了以MC8051 IP Core为核心的控制模块、计数模块、锁存模块和LCD显示模块等几部分,实现了频率的自动测量,测量范围为0.1Hz~50MHz,测量误差0.01%。并实现测频率、周期、占空比等功能。     

基于Verilog HDL的IIC总线IP核设计

设计片上系统时往往需要各种数据接口,为了解决片上系统间的数据传输的实际需求,设计了一种更为简捷的IIC总线接口,并利用Verilog HDL 语言进行了IIC总线IP核的设计,使得所设计的IIC总线接口具有良好的移植性,实现了不同速率模式下的数据传输,可以方便地应用到片上系统、各类集成电路数据接口等设计中。     

基于FPGA的数据采集系统的设计与实现

基于FPGA和USB2.0的技术方案,设计了一种高速化和集成化的数据采集系统。该系统是以Altera公司的FPGA芯片EP2C5T144为主控芯片,以Cypress公司的EZ-USB FX2芯片为传输手段设计实现的。首先详细介绍了整体系统的框架结构和硬件接口电路,其次,在硬件平台完成的基础上采用Verilog HDL硬件描述语言设计完成了FPGA控制接口电路的代码,并设计完成了USB2.0的固件程序。最终通过软硬件系统联调完成了系统测试,该测试结果表明整个系统功能正确,能够完成一般情况下数据采集的任务需求。     

基于FPGA的高速实时数据采集系统设计

设计的基于FPGA的高速实时数据采集系统,可控制6路模拟信号的采集和处理,FPGA中的6个FIFO对数据进行缓存,数据总线传给DSP进行实时处理和上传给上位机显示。程序部分是用Verilog HDL语言,并利用QuartusⅡ等EDA软件进行仿真,验证了设计功能的正确性。     

一种异步FIFO数据余量检测方法

通过分析同步FIFO数据余量的检测方法,提出了一种异步FIFO数据余量的检测方法,并分析了所涉及到的亚稳态问题和边界问题.最后用Verilog HDL语言实现并进行了仿真验证.实验表明,此方案可实时有效地检测异步FIFO中的数据余量.