玻璃基三维集成技术在宽带射频领域的应用

玻璃材料具有良好的射频传输特性和可加工性,在先进封装领域获得广泛关注.文中针对宽带射频领域对于三维封装的需求,研究了玻璃转接板加工以及玻璃基三维堆叠工艺,测试了玻璃堆叠结构的射频性能.在此基础上将射频芯片嵌入在由玻璃转接板和转接框形成的空腔内,实现了两层射频链路的垂直堆叠,从而形成工作频率2 GHz～18 GHz的宽带...     

基于硅基集成工艺的基板堆叠传输结构设计

随着电子产品向小型化、轻量化方向发展,堆叠基板的垂直互连成为高密度电路集成的关键技术。垂直互连结构会影响跨层传输的信号质量,进而影响电路的射频性能。基于该互连结构的主要传输原理,采用多层硅基板进行堆叠,通过焊球实现上下层的信号传输,利用HFSS仿真软件建立垂直互连结构模型,分析了关键结构参数对传输性能的影响。仿真结果表明优化后的垂直互连结构在DC～20 GHz的频段内回波损耗优于15 dB,传输损耗优于0.5 dB,能够实现良好的微波传输性能。     

射频系统2.5D/3D封装结构的研究进展

射频系统封装已经成为无线通信系统重要的集成技术,对于不断向高速率、小型化、多功能方向发展的无线通信系统,先进射频系统封装结构为其提供了坚实的基础.介绍了2.5D/3D射频系统封装结构的研究进程,重点分析了中介层结构、埋入结构、堆叠结构中的关键工艺,并从信号传输、电磁干扰、结构集成度等多角度出发,对不同封装结构做了深入剖...     

封装堆叠的温度场分析和参数研究

封装堆叠(POP)装配前可对单个器件先进行测试,保证了更高的良品率,但具有更复杂的整体结构。采用有限元法,考虑了POP封装表面自然热对流条件,对实际的POP器件在工作情况下进行热传分析,并通过实验验证了计算结果的准确性。基于该计算模型,研究了POP芯片功率与顶层和底层封装最高温度差值之间的关系,并提出了POP热管理的策略。此外,进行了参数化研究,分析了关键位置不同材料热导率对POP封装温度场的影响。研究发现,印刷电路板(PCB)和底部衬底热导率的增大可以有效降低POP封装的最高温度。     

埋入堆叠芯片封装结构的电学仿真和优化

埋入堆叠芯片技术在实现封装小型化的同时,增加了封装电学设计的复杂性。以一个数字系统为例,详细阐述了埋入堆叠芯片封装结构的电学设计过程。利用电磁仿真软件提取了该封装结构的寄生参数,并通过S参数、延时、反射分析,确定长绑定线为影响链路信号质量的关键因素,其影响直接限制了埋入堆叠芯片技术的应用范围。运用RLC传输线模型分析了长绑定线造成大的信号质量衰减的原因。最后,提出了一种大幅减短绑定线长度并提升链路电学性能的优化结构,拓展了此技术在高速领域的应用。眼图的对比结构表明,新结构能降低链路的阻抗失配,减小信号延时,并大大改善高速信号的质量。     

封装与PCB复杂互连结构的传输特性研究

鉴于晶片电子封装结构的一些精细电磁现象如复杂互连结构的不连续性、寄生效应带来的信号完整性等问题,采用电磁分析软件CST微波工作室,建立了封装与PCB复杂互连结构的物理模型,对信号传输性能进行仿真分析,并对简单等效电路模型进行改进。结果表明:增大焊球半径,采用低介电常数基板材料,可提高互连结构的信号传输效率。采用软件ADS模拟电路模型,其结果与软件CST的结果趋势基本吻合。     

高速BGA封装与PCB差分互连结构的设计与优化

随着电子系统通信速率的不断提升,BGA封装与PCB互连区域的信号完整性问题越来越突出。针对高速BGA封装与PCB差分互连结构进行设计与优化,着重分析封装与PCB互连区域差分布线方式,信号布局方式,信号孔/地孔比,布线层与过孔残桩这四个方面对高速差分信号传输性能和串扰的具体影响。利用全波电磁场仿真软件CST建立3D仿真模型,最后时频域仿真验证了所述的优化方法能够有效改善高速差分信号传输性能,减小信号间串扰,实现更好的信号隔离。     

IC封装中键合线传输结构的仿真分析

随着高频高速集成电路制造工艺的不断进步,电子封装技术的发展也登上了一个新高度。作为微电子器件制造过程中的重要步骤之一,封装中的传输线、过孔、键合线等互连结构都可能对电路的性能产生影响,因此先进的集成电路封装设计必须要进行信号完整性分析。介绍了一种键合线互连传输结构,采用全波分析软件对模型进行仿真,着重分析与总结了键合线材料、跨距、拱高以及微带线长度、宽度五种关键设计参数对封装系统中信号完整性的影响,仿真结果对封装设计具有实际的指导作用。     

堆叠PoP封装：业界新宠背后的故事

为了适应在更薄更小的堆叠封装内速度更块、密度更高的器件的要求。堆叠POP封装在不断地快速发展。随着引脚数、性能和微型化要求的提高。不管是对于系统设计者还是IC供应商，先进封装都变得越来越有战略意义。     

FC-CBGA封装中高速差分信号过孔的设计与优化

对FC-CBGA封装中高速差分信号过孔的设计与优化问题进行研究,分析了采用堆叠孔、增加地回流孔和增大过孔反焊盘尺寸这三种优化方法对减小电容和电感不连续性,以提高过孔电性能的具体影响.时频域仿真验证了所述优化方法能够有效降低高速差分信号插入损耗及回波损耗,提高信号过孔阻抗,改善高速差分信号传输性能.     

IC封装中互连线信号完整性的研究

随着电子芯片向着高密度、高频率和小体积化方向发展,IC封装的结构尺寸及其互连线系统在信号完整性、损耗等多方面影响着整个电路系统的可靠性。因此,对IC封装及其互连线电特性的分析显得尤为重要。文章以四列直插芯片封装外壳模型为设计实例,利用AnsoftQ3D软件提取了该封装模型的寄生电阻、电容和电感（RCL）,并结合Mult...     

RF Low-Pass Design Guiding Rules to Improve PCB to Die Transition Applied to Different Types of Low-Cost Packages

We present in this paper some design rules to improve the signal integrity (SI) of a package transition. The design rules are based on standard low-pass (LP) filter synthesis methodology. This methodology uses the modeling of the package transition by a $pi$ network and is valid as long as the through phase shift of the package transition remains sufficiently small. Based on this $pi$ network approximation, it is possible to add external distributed elements at the package carrier level and lumped elements at the DIE level to build an equivalent low-pass ladder filter. This approach improves significantly the signal integrity properties of the package transition without modifying the package. In some cases the frequency bandwidth for which the return loss (RL) remains higher than 20 dB can be doubled by using this method.      

封装体热变形对POP装配工艺的影响

POP装配形式的出现满足了移动通信产品小型化、功能集成及提高存储空间的需求,但是在焊接过程中,POP封装体热变形会对产品质量和可靠性带来不利影响.简单介绍了POP组装工艺流程,针对封装体热变形对组装工艺的影响展开试验和结果分析,并总结了减小封装体热变形的措施.     

PCB中基于DS-EBG结构的宽频带电源噪声抑制

电磁能带隙（EBG）结构能有效解决高频电源完整性问题,但不利于PCB的微型化设计。文章将三维立体封装中使用的双层EBG（DS-EBG）结构应用到PCB电源完整性设计中。通过理论分析证明了它的宽频带电源噪声抑制性能,并利用Ansoft公司SIwave软件进行仿真,成功对理论分析进行了验证。     

高速电路中地弹噪声抑制的研究

研究了高速电路领域中的一类重要的电源完整性问题,即电源地平面之间激发的地弹噪声问题。地 弹噪声的存在严重破坏了电源/ 地平面的完整性,导致供电电压幅度的不稳定,严重之时甚至导致电路的误判。针 对这一问题,设计了一种超宽带电磁带隙结构。实验结果表明,这种电磁带隙结构可以在0. 5 ~5. 5GHz(11 倍频程) 频段内实现优于30dB 的噪声抑制能力。文章还探讨了带隙结构作为电源平面时信号传输的完整性。研究表明,如 果电路工作频率高达GHz 或更高,在电源/ 地平面采用这种带隙结构,可以有效地避免地弹噪声带来的影响,并保证 电源和信号的完整性。     

LTCC多层基板传输线反射仿真

反射是单一网络中导致信号完整性变坏的主要原因。在阻抗不受控的封装中．反射噪声可能会使整个互连封装设计失败。阐述了在某数字电路封装中，一个单一互连网络控制反射的设计过程。最后基于仿真验证结果，给出了高密度、不可控阻抗的数字电路封装中抑制反射噪声的方法。     

Fast Flip-Chip Pin-Out Designation Respin for Package-Board Codesign

Deep submicrometer effects drive the complication in designing chips, as well as in package designs and communications between package and board. As a result, the iterative interface design has been a time-consuming process. This paper proposes a novel and efficient approach to designating pin-out, which is a package ball chart describing pin locations for flip-chip BGA package when designing chipsets. The proposed approach can not only automate the assignment of more than 200 input/output (I/O) pins on package, but also precisely evaluate package size which accommodates all pins with almost no void pin positions, as good as the one from manual design. Furthermore, the practical experience and techniques in designing such interface has been accounted for, including signal integrity, power delivery and routability. This efficient pin-out designation and package size estimation by pin-block design and floorplanning provides much faster turn around time, thus enormous improvement in meeting design schedule. Our pin-block design contains two major parts. First, we have pin-block construction to locate signal pins within a block along the specific patterns. Six pin patterns are proposed as templates which are automatically generated according to the user-defined constraints. Second, we have pin-blocks grouping to group all pin-blocks into package boundaries. Two alternative pin-blocks grouping strategies are provided for various applications such as chipset and field-programmable gate array (FPGA). The results on two real cases show that our methodology is effective in achieving almost the same dimensions in package size, compared with manual design in weeks, while simultaneously considering critical issues and package size migration in package-board codesign.      

A compact multilayer IC package model for efficient simulation, analysis, and design of high-performance VLSI circuits

A multilayered integrated circuit (IC) package structure is composed of many signal layers, power layers, and ground layers. Particularly, the whole planes are assigned for the power and ground of the system. Accordingly, the generic circuit representation of such a complicated multilayer IC package becomes too complicated to efficiently evaluate its electrical performance. In this work, a novel compact package circuit model for the efficient simulation and analysis of such complicated IC packages is presented. Unlike the conventional models, current distributions within the package are modeled by introducing a compact partial plane circuit model. Thus, the proposed package model is much simpler than the conventional generic circuit models, while its accuracy is preserved. Thereby, today's complicated IC packages can be efficiently evaluated and analyzed. Its accuracy and efficiency are verified by benchmarking it with a conventional generic package circuit model; this conventional model may not be practical to use for package evaluation and analysis. It is then shown that the proposed model can be efficiently applied for the signal integrity verification of complicated IC packages and high-performance VLSI circuits.     

微波裸芯片临时封装夹具微波信号传输的优化

微波传输线是微波系统的重要组成部分。随着微波系统向高频化方向发展,传输线中的不连续带来的信号完整性问题越发凸显并受到广泛的关注。针对微波裸芯片临时封装夹具系统,设计了适合2~6 GHz频段的微波传输线,通过三维电磁仿真软件(HFSS)对传输线的传输性能进行了仿真验证;并由先进设计系统(ADS)软件提取了临时封装夹具中微波传输路径的等效RLC电路参数模型。最终得到的传输结构S11小于-15 dB,S21大于-1 dB,符合良好匹配传输线的要求。