密码学控选逻辑控制序列与输出序列互信息为零的一个充分条件

本文在几种常见的密码学控选逻辑技术的基础上，给出了一般密码学控选逻辑的概率模型，得到了密码学控选逻辑控制序列与输出序列互信息为零的一个充分条件。本文结果对密码编码学中序列密码的编码具有一定的指导意义。     

一类基于时变逻辑的序列发生器

基于带记忆组合逻辑的序列发生器虽然抗传统的相关攻击,但易受线性时序电路逼近攻击.结合表更新的思想,本文给出了一类基于时变逻辑的序列发生器模型,并分析了输入输出间的相关性等密码学性质.许多密码体制都可归于此种模型,该模型对设计序列发生器有借鉴意义.     

新型卫星CDMA系统多址序列设计

多址序列设计是卫星CDMA系统中的一个关键问题。文章基于序列设计的交错方法，构造出一类新的多址序列，称为平衡相控序列，给出了平衡相控序列的生成算法，证明了平衡相控序列满足平衡性，具有良好的相关特性和极大的线性复杂度，可适用于卫星CDMA通信系统中。     

“停走”型钟控序列概率模型信息论分析

给出了"停走"型钟控序列概率模型的信息论分析,得到了控制序列与输出序列之间互信息熵的简单计算公式,给出了输入与输出序列之间互信息熵的一个下界.     

一类新的性能优异的伪随机序列——GMW相控序列

基于交错方法构造出了一类新的伪随机序列,称为GMW相控序列.给出了GMW相控序列的生成算法,证明了GMW相控序列均满足平衡性,具有优良的相关特性和极大的线性复杂度,可适用于CDMA扩频通信和保密通信系统中.     

多值“加法型”组合生成器分析

文中运用信息论原理对多值“加法型”组合生成器序列进行分析，得到钟控序列与输出序列的互信息为零的结论，证明了钟控输入与输出序列之间互信息是输出序列长度的严格递增函数，进而对控选逻辑序列设计进行分析。     

关于K—M序列的安全性

Kurosawa和Matsu在文献[1]中给出了一个基于大合数模倒数的伪随机序列发生器,并且证明了在一定的条件下,其产生的序列(简称K—M序列)是密码学意义下安全的。杨义先断言K—M序列是易破译的。我们认为,杨义先对K—M序列的产生过程理解有误。在正确理解之下,K—M序列的安全性是有保证的。     

关于m序列的自旋转缩减序列

本文介绍m序列的自旋转缩减序列;讨论了它的整齐的代数性质和良好的密码学性质.作为实用,本文提出一种具有少量存储和判别的旋转缩减序列链接方案.     

对高速M序列产生电路的探讨

通过采用数字逻辑函数对并行输出Ｍ序列产生电路进行分析和探讨,说明高速Ｍ序列的产生原理,并通过其在数字通信设备ＳＤＨ中的应用介绍了并行输出Ｍ序列电路的优点。     

受控于伪随机码序列的跳频频率合成器

频率合成技术是跳频扩频系统的关键技术之一。文章提出了一个由并行输出的伪随机码序列控制的跳频频率合成器的构成方法和实际电路，有其本身的特点。文中给出的各部分电路经高度通过。     

PVHArray:一种流水可伸缩的层次化可重构密码逻辑阵列结构

针对密码算法的高效能实现问题,该文提出了一种基于数据流的粗粒度可重构密码逻辑阵列结构PVHArray.通过研究密码算法运算及控制结构特征,基于可重构阵列结构设计方法,提出了以流水可伸缩的粗粒度可重构运算单元、层次化互连网络和面向周期级的分布式控制网络为主体的粗粒度可重构密码逻辑阵列结构及其参数化模型.为了提升可重构密码逻辑阵列的算法实现效能,该文结合密码算法映射结果,确定模型参数,构建了规模为4×4的高效能PVHArray结构.基于55nm CMOS工艺进行流片验证,芯片面积为12.25mm²,同时,针对该阵列芯片进行密码算法映射.实验结果表明,该文提出高效能PVHArray结构能够有效支持分组、序列以及杂凑密码算法的映射,在密文分组链接（CBC）模式下,相较于可重构密码逻辑阵列REMUS_LPP结构,其单位面积性能提升了约12.9%,单位功耗性能提升了约13.9%.     

Novel Reversible Design of Advanced Encryption Standard Cryptographic Algorithm for Wireless Sensor Networks

The quantum of power consumption in wireless sensor nodes plays a vital role in power management since more number of functional elements are integrated in a smaller space and operated at very high frequencies. In addition, the variations in the power consumption pave the way for power analysis attacks in which the attacker gains control of the secret parameters involved in the cryptographic implementation embedded in the wireless sensor nodes. Hence, a strong countermeasure is required to provide adequate security in these systems. Traditional digital logic gates are used to build the circuits in wireless sensor nodes and the primary reason for its power consumption is the absence of reversibility property in those gates. These irreversible logic gates consume power as heat due to the loss of per bit information. In order to minimize the power consumption and in turn to circumvent the issues related to power analysis attacks, reversible logic gates can be used in wireless sensor nodes. This shifts the focus from power-hungry irreversible gates to potentially powerful circuits based on controllable quantum systems. Reversible logic gates theoretically consume zero power and have accurate quantum circuit model for practical realization such as quantum computers and implementations based on quantum dot cellular automata. One of the key components in wireless sensor nodes is the cryptographic algorithm implementation which is used to secure the information collected by the sensor nodes. In this work, a novel reversible gate design of 128-bit Advanced Encryption Standard (AES) cryptographic algorithm is presented. The complete structure of AES algorithm is designed by using combinational logic circuits and further they are mapped to reversible logic circuits. The proposed architectures make use of Toffoli family of reversible gates. The performance metrics such as gate count and quantum cost of the proposed designs are rigorously analyzed with respect to the existing designs and are properly tabulated. Our proposed reversible design of AES algorithm shows considerable improvements in the performance metrics when compared to existing designs.     

单圈T函数生成序列的自相关性(英文)

Cryptographic properties of the single cycle T-function's output sequences are investigated.Bounds of autocorrelation functions of the kth coordinate sequence and bounds of state output sequence are calculated respectively.The Maximum Sidelobe Ratio(MSR) of the kth coordinate sequence and the MSR of state output sequence are given respectively.The bounds of autocorrelation functions show that the values of autocorrelation functions are large when shifts are small.Comparisons of the autocorrelations between ...     

认证的密钥交换协议及SVO逻辑证明

在环境受限的无线通信网络环境中,身份认证和会话密钥的协商是确保通信双方能否建立安全会话的关键。为使认证和密钥建立协议中采用的密码技术能适合受限通信环境中的应用,提出一个基于身份的认证的密钥建立协议,并使用SVO逻辑证明设计协议的安全目标。     

粗粒度可重构密码逻辑阵列智能映射算法研究

针对粗粒度可重构密码逻辑阵列密码算法映射周期长且性能不高的问题,该文通过构建粗粒度可重构密码逻辑阵列参数化模型,以密码算法映射时间及实现性能为目标,结合本文构建的粗粒度可重构密码逻辑阵列结构特征,提出了一种算法数据流图划分算法.通过将密码算法数据流图中节点聚集成簇并以簇为最小映射粒度进行映射,降低算法映射复杂度;该文借鉴机器学习过程,构建了具备学习能力的智慧蚁群模型,提出了智慧蚁群优化算法,通过对训练样本的映射学习,持续优化初始化信息素浓度矩阵,提升算法映射收敛速度,以已知算法映射指导未知算法映射,实现密码算法映射的智能化.实验结果表明,本文提出的映射方法能够平均降低编译时间37.9%并实现密码算法映射性能最大,同时,以算法数据流图作为映射输入,自动化的生成密码算法映射流,提升了密码算法映射的直观性与便捷性.     

基于控制流序位比对的智能Fuzzing测试方法

在国际前沿技术EFS(evolutionary fuzzing system)的研究基础上,提出基于控制流序位比对算法的智能Fuzzing测试方法。根据遗传算法的内在属性演算得到基于序列比对的适应度函数,并有效地计算出需要搜索的程序逻辑空间。最后给出了该方法与2种传统Fuzzing方法的测试性能的实验结果比对,证明了该方法能够充分利用遗传算法属性中并行性进行智能地程序逻辑学习,具有逻辑覆盖面广、搜索导向性强的优点,能够提高漏洞挖掘能力。     

Synthesis method of optimal substitution constructions based on the criterion of zero correlation between the output and input data vectors

Four presentation forms of canonical optimal coding sequences (OCS) that fully determine the cryptographic properties of substitution boxes (S-boxes) have been considered. In addition, the structural properties of OCS were also determined. This formed the basis for proposing a regular synthesis method of complete classes of OCS for building optimal substitution tables based on the criterion of zero correlation between the output and input data vectors.