国产超大规模集成电路测试系统综合试验验证方法

为全面验证国产超大规模集成电路测试系统的工作指标和性能，提出测试系统的一种综合试验验证方法，根据测试系统不同的验证阶段，分别从系统仪器技术指标测试试验验证、系统软硬件功能测试试验验证和系统集成电路测试能力试验验证三个阶段开展综合试验，并针对各阶段的验证方法开展测试系统的试验验证实例分析，验证实例结果表明该综合试验验证方法能够全方位验证国产超大规模集成电路测试系统的工作指标、功能性能以及测试能力，进一步验证所述方法的可行性；该验证方法能够有效解决集成电路测试系统投入测试应用前的试验验证问题，也为新研集成电路测试系统的指标与功能性能验证提供一种有效的综合验证思路。     

集成电路综合自动测试系统硬件平台设计

针对当前国内集成电路产业快速发展的现状,通过分析集成电路测试需求,研制了国产超大规模集成电路综合自动测试系统硬件平台。首先设计了基于PXIe总线的硬件平台总体架构方案,其次研制了包含数字测试模块等高性能PXIe测试仪器,进一步构建了测试头等分系统并完成系统集成。采用高性能外部仪器和自检校准分系统,对硬件平台进行了指标测试。基于BM3110MPB开展了测试验证。验证结果表明,硬件平台数字测试单通道最高测试速率为1600Mbps、DPS可实现最大输出电压12V、最大输出电流800mA,具备连接性测试、功能测试、直流参数与交流参数测试等功能。该硬件平台未来可有效满足国产超大规模集成电路测试需要。     

基于IEEE 1500标准的嵌入式存储器测试壳的研究

超大规模集成电路和超深亚微米技术的快速发展,促使了系统芯片(System on Chip,SoC)的产生,同时在SoC中也集成了越来越多的嵌入式存储器,因此嵌入式存储器对SoC芯片的整体性能有非常重要的影响;文章针对SoC中的嵌入式存储器的可测试性设计展开研究;文章基于IEEE 1500标准针对DRAM和SRAM设计了具有兼容性的存储器的测试壳结构,并结合BIST控制器,在Quar-tusⅡ平台上,采用硬件描述语言对测试壳在不同测试指令下的有效性和灵活性进行验证,结果表明文章所设计的测试壳结构达到了预期的要求。     

基于FSMC技术的NorFlsah功能验证系统研究

针对闪存存储器NorFlash而言,其功能验证与参数测试主要依赖于集成电路自动测试机（Automatic Test Equipment,ATE）,采用ATE进行测试程序开发时存在测试向量编写困难、测试程序编写流程复杂、ATE机时占用时间长等不足,通过研制一款基于可变静态存储控制器（Flexible Static Memory Controller ,FSMC）技术的NorFlash功能验证装置,在功能验证时可以实现NorFlsah测试向量的地址动态递增和数据动态添加,时序设置简单,从而减少开发周期和难度,同时释放ATE机时占用;并且可广泛外接各类型高精度源表设备进行部分交直流参数的测试;在板级模拟NorFlsah实际工作条件进行验证测试所得到的功能验证效果与测试数据均符合芯片手册要求,为后续此类存储芯片的选用与评估提供可靠的试验支撑。     

集成电路综合自动测试系统软硬件接口设计

为满足日益增长的集成电路测试需求,研制了集成电路综合自动测试系统。该系统对外包含软件平台接口和硬件平台接口。软件平台接口主要针对在被测集成电路规模越来越庞大的背景下,测试程序开发成本高、但软件测试平台之间不能互相兼容的问题,设计了一种基于自动测试模型的集成电路测试程序开发方法,并采用典型集成电路进行了测试验证,可满足测试程序开发的需要。硬件平台接口主要满足高速信号等的传递需求,设计了基于弹性对接技术的硬件平台接口,并进行了结构尺寸、信号传递特性等指标的测试,测试数据表明,可实现测试接口板与测试头之间的稳定连接,满足最高1.6Gbps、最大2048通道数字信号等的传递需求。     

CMOS集成电路电气参数测试方法研究

随着大规模集成电路自动测试设备的出现,自动测试技术被广泛应用,实现了高效率的集成电路产品验证,这就使得应用自动测试设备有了一定的流程。首先对CMOS集成电路电气参数的典型测试流程进行介绍,然后对基本测试方法及可能的测试结果逐项加以说明。     

基于SM8260的双CPU协作能力测试平台设计

随着现代超大规模集成电路设计与制造工艺的快速发展，芯片的测试与验证所需的代价也越来越高。本文给出了SM8260芯片协作能力测试平台设计的方案，可基于该测试平台进行相关功能的验证与性能测试。     

一种高速1553B总线控制器自动测试平台的开发

高速1553B总线控制器自动测试系统的开发是基于通用测量仪器搭建的测试平台,应用高速1553B总线协议分析软件实现总线信号电气特性参数的自动测试和协议功能的检查。自动测试平台中数字存储示波器对总线信号进行采集、处理和测量,任意波形发生器模拟仿真高速1553B总线编码信号和总线错误注入信号,基于Matlab开发自动测试程序,完成对高速1553B总线协议的解码分析。使用国产4Mbps1553B总线控制器芯片对自动测试系统进行验证,对总线信号的幅值和畸变电压等参数进行测试,并对总线协议的正确性进行检查。验证结果表明,测试平台能够实现4M1553B总线控制器电气参数和协议正确性的可靠测试。该测试系统开发难度低,可以满足高速1553B总线控制器在设计和调试阶段的自动测试需求。     

集成电路老炼中测试设备校准装置研究

为贯彻GJB 548B中方法1015的要求,集成电路老炼中测试(Testing During Burn In,TDBI)技术广泛应用于超大规模的FPGA、DSP、CPU及专用芯片等核心集成电路的动态老炼过程中,国内外多种型号的集成电路老炼中测试设备已投入使用,如何进行该类设备系统级整体计量、保证其量值的可溯源性是一项重...     

基于扫描链测试的HDL编码规范分析与研究

集成电路制造过程的缺陷会使部分芯片失效,因此需要通过高效的自动测试方法来对芯片的正确性进行检测.该文针对集成电路自动测试方法中的扫描链测试,提出了六条HDL编码规范,用于提高测试覆盖率从而提高测试效率.把这些编码规范应用到实例设计中,实验结果显示,遵循全部规范时测试覆盖率可达到100％,而不遵循其中的任一规范时测试覆盖率均有一定程度的减少.通过对各种情况下的故障分布进行分析表明,在前端设计时遵循这些HDL编码规范,能以最小的性能牺牲,获得较高的测试覆盖率.     

基于高性能安全存储芯片的SATA通路验证

本文基于UVM验证方法学对自研高性能安全存储SoC芯片系统中SATA通路进行验证,文中对高性能安全存储SoC芯片架构及SATA通路系统工作原理进行说明,以SATA DMA数据传输方式为例介绍了SATA协议链路通信建立及数据传输过程.搭建UVM系统验证平台,文中对SATA协议进行分析,设计规划系统层面测试用例,编写加载至系统中运行的C固件测试程序,实现对系统应用层面关注的PIO、DMA、NCQ等SATA命令方式数据传输通路的验证.结合具体波形分析,结果表明, SATA通路相关集成设计是合理、满足芯片对SATA数据通路应用需求的,实现了对高性能安全存储SoC芯片系统SATA通路的验证.     

VLSI implementation of a neural network model

The authors describe a complementary metal-oxide-semiconductor (CMOS) very-large-scale integrated (VLSI) circuit implementing a connectionist neural-network model. It consists of an array of 54 simple processors fully interconnected with a programmable connection matrix. This experimental design tests the behavior of a large network of processors integrated on a chip. The circuit can be operated in several different configurations by programming the interconnections between the processors. Tests made with the circuit working as an associative memory and as a pattern classifier were so encouraging that the chip has been interfaced to a minicomputer and is being used as a coprocessor in pattern-recognition experiments. This mode of operation is making it possible to test the chip's behavior in a real application and study how pattern-recognition algorithms can be mapped in such a network     

基于SS序列集成电路布线技术

集成电路(IC)是在半导体基片上形成的完整的电子线路。当前芯片里的电路与系统日趋复杂,超大规模集成电路(VLSI)设计技术水平也在逐渐提高。VLSI设计中一般采用分级设计的方法。布图设计过程是整个VLSI分级设计中非常关键的步骤之一。基于Single-Sequence的集成电路布图就是在SS编解码的应用下对芯片中各单元的摆放进行优化从而达到芯片面积利用率最大化。本文重点介绍了在SS序列生成版图后各单元间连线的设计以及如何根据水平/垂直约束图提取版图中各单元的坐标。并根据要连模块的位置关系对其连线经过的模块进行有条件加线宽的处理。     

离散信号事件驱动的自动测试系统仿真验证方法与实现

为在设计早期对复杂自动测试系统进行充分验证从而加速其成熟并降低研发成本,对离散事件系统规范进行扩展和改进,在原子模型中引入了端口和故障模式,通过端口间的连接构成耦合模型,提出一种离散信号事件驱动的仿真调度算法,并给出一个C/S架构的支持远程交互的仿真验证实现方案;基于自研的SCATS自动测试系统软件平台,分别针对一个示例系统和真实系统开展了实验,结果表明所提模型和方法支持复杂系统多分辨率层次化建模,仿真具有较高的一致性和执行效率,满足自动测试系统仿真验证工程应用需求。     

数据传输通路检查方法及应用

在对大规模集成电路设计的系统级功能验证工作中，数据传输通路的检查是一个非常重要的环节。基于存储映像的方法和端口到端口的方法是两种常用的检查数据传输通路的方法。它们在开发周期选择、代码复杂度、测试覆盖率、可重用性等方面存在的差异，导致各自有不同的应用范围。该文在时比这两种方法的基础上，设计并实现了龙芯2号配套北桥功能验证工作中对于数据传输通路检查的方案。     

星载温度传感控制芯片的自动测试系统

为了评估星载相控阵T/R组件的电性能、温度传感和抗单粒子效应能力,针对星载X波段T/R组件中一款自主研发的温度传感控制芯片,设计开发了一套基于LabVIEW的自动测试系统。系统采用高速数字I/O技术,提高了芯片电性能测试速度;同时系统具备高精度自动温度测试功能,能够精确评估芯片温度传感性能;另外系统具备数据自动处理功能,能够完成芯片电性能测试数据和设计指标的比对、温度测试数据和标定温度的误差分析以及单粒子效应试验前后数据变化量统计。最后采用本系统对芯片功耗、温度传感和抗单粒子效应能力进行了实测分析,测试结果表明该芯片功能正常、性能良好,可用于温度剧烈变化和充满空间辐射的航天环境,同时测试系统具备操作简单、可移植性好、测试速度快和测试精度高等优点。